[发明专利]使用校准电路的输出电路以及包括其的半导体器件和系统

权利要求书

1.一种半导体器件，包括：

校准电路，其被配置成通过执行阻抗校准操作来产生校准码，校准电路被配置成基于校准码通过将校准码的逻辑电平反相或维持来产生校正校准码；以及

输出电路，其被配置成基于输入信号和校正校准码来产生输出信号。

2.如权利要求1所述的半导体器件，其中，校准电路包括：

校准器，其被配置成通过使用外部参考电阻器来产生校准码；以及

码控制器，其被配置成基于校准码的比特位之中的预定数量的比特位是否处于第一电平的判定而通过将校准码的逻辑电平反相或维持来产生校正校准码。

3.如权利要求2所述的半导体器件，其中，码控制器包括：

码判定电路，其被配置成在校准码的比特位之中的预定数量的比特位处于第一电平时使能反相信号，码判定电路被配置成在校准码的第一电平的比特位的数量小于预定数量时禁止反相信号；以及

码输出电路，其被配置成基于被使能的反相信号而通过将校准码反相来产生校正校准码，码输出电路被配置成基于被禁止的反相信号而将校准码提供为校正校准码。

4.如权利要求3所述的半导体器件，其中，码判定电路通过对预定阶比特位和处于比预定阶比特位低阶的比特位置处的一个或多个比特位执行逻辑运算来产生反相信号。

5.如权利要求4所述的半导体器件，其中，码判定电路在预定阶比特位处于第二电平而处于比预定阶比特位低阶的比特位置处的一个或多个比特位处于第一电平时使能反相信号。

6.如权利要求4所述的半导体器件，其中，码判定电路在预定阶比特位处于第一电平时禁止反相信号。

7.如权利要求3所述的半导体器件，其中，码判定电路包括：

反相逻辑，其被配置成将校准码中的预定阶比特位反相；以及

与逻辑，其被配置成对反相逻辑的输出和处于比预定阶比特位低阶的比特位置处的一个或多个比特位执行与运算，与逻辑产生反相信号。

8.如权利要求1所述的半导体器件，其中，输出电路包括：

预驱动器，其被配置成基于输入信号和校正校准码来产生上拉码和下拉码；以及

主驱动器，其被配置成基于上拉码和下拉码来产生输出信号。

9.如权利要求8所述的半导体器件，其中，主驱动器包括：

上拉驱动器，其被配置成基于上拉码来设置其电阻值，并且将输出节点驱动至第一电压；以及

下拉驱动器，其被配置成基于下拉码来设置其电阻值，并且将输出节点驱动至第二电压。

10.一种半导体器件，包括：

校准器，其被配置成通过执行阻抗校准操作来产生上拉校准码和下拉校准码；

码控制器，其被配置成基于上拉校准码和下拉校准码而通过将上拉校准码和下拉校准码之中的至少一种的逻辑电平反相或维持来分别产生上拉校正校准码和下拉校正校准码；以及

输出电路，其被配置成基于输入信号、上拉校正校准码和下拉校正校准码来产生输出信号。

11.如权利要求10所述的半导体器件，其中，码控制器包括：

上拉码控制器，其被配置成基于上拉校准码而通过将上拉校准码的逻辑电平反相或维持来产生上拉校正校准码；以及

下拉码控制器，其被配置成基于下拉校准码而通过将下拉校准码的逻辑电平反相或维持来产生下拉校正校准码。

12.如权利要求10所述的半导体器件，其中，码控制器包括上拉码控制器，上拉码控制器被配置成基于上拉校准码而通过将上拉校准码的逻辑电平反相或维持来产生上拉校正校准码，并且其中，下拉校准码被提供为下拉校正校准码。