[发明专利]磁阻式随机存储器及其制备方法

说明书

本发明提供了一种磁阻式随机存储器及其制备方法。本发明专利提出在磁阻式随机存储器的制备过程中，采用一种新型的刻蚀步骤，包括在与MTJ金属互连层连接的第一导电层表面形成第一金属隔离层，并在与CMOS金属连接层连接的第二导电层表面形成第二金属隔离层，且第一金属隔离层和第二金属隔离层中均包括扩散阻挡层，从而通过上述第二金属隔离层防止了在刻蚀位线通孔时CMOS金属连接层的暴露，有效地解决了刻蚀过程中铜等金属材料在通孔侧壁、沟道的再沉积以及通孔的金属表面生成各种化合物的问题，提高器件的良品率、可靠性以及其他性能。

技术领域

本发明涉及存储器领域，具体而言，涉及一种磁阻式随机存储器及其制备方法。

背景技术

磁阻式随机存储器(MRAM)是一种非易失型的存储器，其核心部分是磁性隧道结(MTJ)。每个磁性隧道结是由铁磁性的自由层和固定层以及隔离自由层和固定层的非磁性层组成，自由层的磁化方向可以利用外界磁场或电流而加以反转，而固定层的磁化方向保持不变，且磁性隧道结的电阻与自由层和固定层的相对磁化方向有关，当自由层的磁化方向相对于固定层的磁化方向平行(反平行)时，磁性隧道结呈现低电阻(高电阻)态，因此可以用来存储信息(如0或1)。

MRAM通常包括多个MTJ位元构成MTJ阵列，MTJ阵列和CMOS控制电路相结合可以实现数据的随机存储和读取。MTJ的下电极通过导电材料与MTJ金属互连层(CMOS landingpad)直接连接，而上电极通过位线与CMOS金属连接层(CMOS connection pad)连接，位线和CMOS connection pads的连接可以采用大马士革/或双大马士革工艺来实现。传统的位线与CMOS connection pads的连接方式是通过通孔刻蚀以及铜电镀工艺来实现，然而这种方式的缺点是通孔刻蚀以及清除光刻胶的过程中可能会有残留物，在等离子体刻蚀环境下，这些残留物会和刻蚀暴露出来的CMOS connection pads表面的Cu材料产生反应，从而形成含Cu、CuO、Cu₂O和其他材料的化合物。虽然可以利用湿法刻蚀来清洗这些表层化合物，但效果不是很理想，例如常用的稀释氢氟酸(dilute HF)在去除氧化铜(Copper Oxide)和碳氟化合物(CFx compounds)时效果不是很好，表面仍会有残留物化合物，这层残留的化合物会造成位线与底铜线的连接质量不好(如增加线路电阻或造成断路等)，从而影响器件性能和良品率。

发明内容

本发明的主要目的在于提供一种磁阻式随机存储器及其制备方法，以解决在现有的磁阻式随机存储器的制备方法中由于CMOS金属连接层暴露而影响器件性能和良品率的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种磁阻式随机存储器的制备方法，包括以下步骤：S1，在CMOS上形成MTJ金属互连层和CMOS金属连接层；S2，在MTJ金属互连层上形成第一导电层，在CMOS金属连接层上形成第二导电层；S3，在第一导电层上形成第一金属隔离层，并在第二导电层上形成第二金属隔离层，第一金属隔离层和第二金属隔离层中均包括扩散阻挡层，扩散阻挡层覆盖于第一导电层和第二导电层的表面；S4，在第一金属隔离层上形成MTJ阵列，MTJ阵列包括多个MTJ位元，各MTJ位元包括上电极和下电极，下电极与第一金属隔离层接触；以及S5，在第二金属隔离层的远离第二导电层的一侧形成与第二金属隔离层连通的通孔以及与通孔连通的第二沟道，在第一金属隔离层的远离第一导电层的一侧形成与上电极连通的第一沟道，并在通孔、第一沟道和第二沟道中形成位线，位线分别与MTJ阵列和第二金属隔离层连接。

进一步地，步骤S2包括以下过程：在MTJ金属互连层与CMOS金属连接层的远离CMOS的表面所在的第一表面上形成第一刻蚀阻挡层和第一绝缘层；在第一刻蚀阻挡层和第一绝缘层中形成第一通孔和第二通孔，第一通孔与MTJ金属互连层连通，第二通孔与MTJ金属互连层连通；以及在第一通孔和第二通孔中填充金属材料，形成第一导电层和第二导电层。