[发明专利]一种TPC高速译码方法

说明书

本发明涉及一种TPC高速译码方法，两次迭代之间，只处理活动的比特，就可以最小化操作和中间变量的数量，从而最小化计算和存储资源，大大提升了TPC译码速率。

技术领域

本发明涉及数字通讯技术领域，特别涉及一种TPC高速译码方法。

背景技术

TPC码由Elias在1954年提出，最开始，受限于硬件资源，TPC码并未取得广泛应用。直到Pyndiah基于Chase算法改进TPC码的SISO译码算法，TPC码的研究和应用才有比较大的进展。SISO尽管不是最优译码算法，在低误码率下依然能够达到接近最优的性能。目前，TPC码被广泛地应用于各种通信标准中，如IEEE 802.16。

TPC码的最小汉明距离等于分量码的最小汉明距离之积，而与分块大小无关。假设分量码的复杂度固定不变，则分量码的数量越多，性能越好。从而，在一般情况下，TPC码的维度越高，性能越好。

基于GPU运算的TPC译码模块主要利用GPU实现对TPC码的高速译码，CHASE算法处理过程的主体在于遍历码字。通常，最不可靠比特的数量显著地小于分量码长，因此，在两次迭代之间，大部分比特处于不活动的状态，只处理活动的比特，就可以最小化操作和中间变量的数量，从而最小化计算和存储资源。

发明内容

本发明的目的是，设计一种TPC高速译码方法。

本发明通过以下技术方案实现：

一种TPC高速译码方法，通过加入固定的判断，避免处理不必要的比特，其特征在于，步骤如下：

步骤1)：定义R0为码字阵列，

初始化R＝R0，W＝0，

按行/列迭代

R＝R+W/2

对于第k行/列

对R(k)进行符号判决得到C(k)；

步骤2)：将W(k)更新为C(k)的BPSK形式，

寻找p个最不可靠比特，并且生成2^p个测试图案，对应2^p个测试分支，

对于测试分支i，按照以下步骤实现：

步骤①计算相应的测试序列，伴随式S(i)和校验值P(i)，若S(i)不为0，则通过查表得到错误比特的位置并纠错，同时更新P(i)，若P(i)不为0，则修正测试序列的校验比特；

步骤②对测试序列计算平方欧氏距离SED(i)；

步骤③对2^p个平方欧氏距离排序，按竞争规则逐比特更新W(k)。

对上述算法进行算法层面优化：

进一步，在所述步骤1)中形成测试分支之前，先计算原始序列C(k)的伴随式S和校验值P，测试分支通过计入当前测试图案中的‘1’即可由S和P得到S(i)和P(i)，这样，每个测试分支只访问p个比特即可得到伴随式和校验值。

进一步，在所述步骤2)中竞争码字只可能在最不可靠比特，错误比特，或校验比特这三个位置出现，并且测试分支的SED的相对大小也只受不一致的码字的影响，因此计算SED和更新W都不需要访问全部比特，最不可靠比特的位置是测试分支无关的；错误比特的位置由测试分支的伴随式确定；校验比特的位置固定为最后一比特。

进一步，在所述步骤2)中存储测试序列时，保留最不可靠比特、错误比特和校验比特，其中，最不可靠比特，以及校验比特是测试分支无关的(全局的)；而错误比特是各个测试分支私有的。