[发明专利]一种提高模数转换器转换速度的电路及方法

说明书

技术领域

本发明涉及数据转换器领域，特别是涉及到一种利用预量化电路来提高模数转换器转换速度的电路和方法。

背景技术

模数转换器(ADC)以下简称ADC，是指将连续变量的模拟信号转换为离散的数字信号的器件，是模拟系统和数字系统接口的关键部件，模数转换器根据分辨率和速度的不同，可以分为多种类型的转换器，其中逐次逼近型ADC在精度和速度方面有综合性的优势，市场应用广泛。

如图1所示，逐次逼近型ADC主要包括采样电路，比较器，逐次逼近逻辑电路和数模转换电路(DAC)以下简称DAC，通过将输入信号的采样值依次与DAC产生的参考电压值进行比较而逐位产生数字码。

根据DAC结构的不同，逐次逼近型ADC可以分为电荷再分配，电阻等比例缩放，电容-电阻混合型等，其中，电容-电阻混合型结合了电阻型和电荷分配型的优点，因此在逐次逼近型ADC中普遍使用，图1是通用的电容-电阻混合型DAC的电路原理图。

如图2所示，逐次逼近型ADC的工作过程包含采样与转换两个过程，采样阶段将外部输入的模拟信号采样到电容阵列，转换阶段把采样到的信号通过逐次逼近算法逐位产生数字码，如果ADC的分辨率是N位，就需要N个转换时钟周期，ADC的工作速度主要受电容阵列充放电速度的影响，在采样阶段和N个转换周期，电容在不断的充放电，ADC的分辨率每增加一位，电容的个数呈几何级数式增加，所需要的充放电时间常数也越大，因此，对于高精度的ADC而言，采样频率受到了大电容极大的限制。

为解决上述问题，需要发明一种提高采样频率，减少ADC转化时间的模数转换器电路和方法。

发明内容

本发明的目的在于克服现有技术中所存在的上述不足，提供一种可通过预量化电路来提高模数转换器采样频率、转换速度和精度的电路和方法。

为了达到上述目的，本发明提供了如下技术方案。

一种提高模数转换器转换速度的电路，其包括：

数模转换器，所述数模转换器由开关电路、译码电路、电阻阵列及电容阵列组成；

预量化电路，所述预量化电路分别与所述电容阵列和电阻阵列连接。

做为本发明的优选方案，所述开关电路分别与基准电压，标准输入、数字信号高位及地连接；

所述译码电路分别与电阻阵列和数字信号低位连接；

所述电阻阵列由2^K个电阻串联组成，分别为第一电阻、第二电阻至第2^K电阻，且每个所述电阻的阻值相等，K为大于等于1的正整数，所述第一电阻的一端与基准电压连接，所述第一电阻的另一端与所述第二电阻的一端连接，以此类推，所述第（2^K-1）电阻的另一端与所述第2^K电阻的一端连接，所述第2^K电阻的另一端接地；

所述电容阵列由M位电容组成，M位所述电容采用二进制加权电容结构，且M大于K，M位所述电容由高K位电容、中位电容和低位电容组成，M位所述电容的正端与输出连接，高K位电容的负端与所述预量化电路连接，最低位电容的负端与所述译码电路连接，中位电容的负端与所述开关电路连接；

所述高K位电容由电容2^M-KC至2^M-1C组成，所述中位电容由电容C至2^M-K-1C组成，所述低位电容为电容C。

做为本发明的优选方案，所述预量化电路由比较器阵列和二进制译码电路组成，所述比较器阵列由（2^K -1）个比较器组成，（2^K -1）个所述比较器的正极与输入端连接，（2^K-1）个所述比较器的负极分别连接在两个所述电阻中间，即每两个所述电阻中间连接有一个所述比较器的负极，（2^K -1）个所述比较器另一端与所述二进制译码电路连接。

做为本发明的优选方案，所述比较器为高速比较器。

做为本发明的优选方案，所述电容阵列为高位电容阵列，所述电阻阵列为低位电阻阵列。