[发明专利]沟槽栅的制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅的制造方法。

背景技术

MOS晶体管中，栅结构包括栅氧化层和形成于栅氧化层表面的多晶硅栅，多晶硅栅通常覆盖沟道区并用于在沟道区表面形成连接源漏的沟道，为了提供栅的高控制性，一般要求较薄的栅氧化层；但是为了高的栅可靠性，以及小的米勒电容，又需要厚的栅氧化层。也即较薄的栅氧化层有利于对沟道开启的控制，但是较薄的栅氧化层的刻蚀性又会降低同时会增加米勒电容。

栅结构包括平面栅和沟槽栅两种，沟槽栅能够得到更大的电流密度和更小的导通电阻而经常应用于功率器件中。

对于沟槽栅，通常包括沟槽，形成于沟槽内侧表面包括底部表面和侧面的栅氧化层以及将所述沟槽完全填充的多晶硅栅。沟槽栅需要穿过沟道区，从而能使得多晶硅栅从侧面覆盖沟道区从而能在栅开启时在被多晶硅栅侧面覆盖的沟道区表面形成沟道。

由于上面描述可知，栅氧化层的厚度对于栅控制性和可靠性以及米勒电容的要求之间存在矛盾，对于沟槽栅来说，为了在这一矛盾中折衷。通常需要在沟槽栅中采用沟槽底部厚氧化层(Bottom Thick Oxide，BTO)工艺，本发明说明书中将BTO称为栅极底部氧化层，沟槽底部厚氧化层中的“厚”的意思是和栅氧化层相比沟槽底部厚氧化层的厚度更厚。

这样，在沟槽栅中就存在两种后的氧化层，一种为BTO，一种为栅氧化层。多晶硅栅和沟道区之间的氧化层为较薄的栅氧化层，这样能保证稿的栅控制力。而在在容易出现可靠性问题的底部及底部角落(Corner)采用厚的氧化层即BTO来保证器件的高可靠性。

但是采用BTO工艺会增加工艺流程，也就致使制造成本的增加。如何低成本地实现这一结构就显得非常重要。现有技术中有两个主流的实现BTO的方法。

现有第一种方法为：利用高密度等离子体(HDP)氧化层(Oxide)填充沟槽，之后再通过化学机械研磨(CMP)平坦化和回刻技术实现，成本非常高昂。

现有第二种方法为：先形成较厚的BTO层，BTO层形成后会位于沟槽的整个内侧表面和沟槽外表面；这时需要涂布光刻胶将整个沟槽完全填充，光刻胶同时会填充到沟槽外的表面；通过光刻胶在沟槽外表面和沟槽内部的厚度差，调节曝光量，保证表面完全曝光，沟槽内曝光不足，这样在显影后会在沟槽内部保留需要厚度的光刻胶；通过保留于沟槽内部的光刻胶，保护事先成膜的厚栅氧即BTO层，利用湿法工艺去除其他区域的厚栅氧；之后，通过再次成膜实现沟道区的薄栅氧即上面所述的栅氧化层。由上可知，现有第二种方法需要增加一次光刻，成本也比较高。而且由于光刻胶的涂布特性，对于低深宽比的沟槽结构，此方法也难以实现。

如图1所示，是现有方法形成的具有BTO的沟槽栅的示意图；可以看出，在沟槽101的底部形成有较厚的BTO层102，在BTO层102的顶部的沟槽101的侧面上形成有较薄的栅氧化层103，最后多晶硅栅104将沟槽101完全填充。

如图2所示，是现有形成具有BTO的沟槽栅的第二种方法中光刻胶图布后的示意图；可以看出，沟槽201具有较小的深宽比，即深度较浅而宽度较宽，用于形成BTO层的较厚的氧化层202形成后涂布光刻胶203，可以看出，由于沟槽201的深宽比较小，光刻胶203对沟槽201的填充的形态并不好，在沟槽201的顶部会形成如虚线圈204所示的凹陷，这对后续的光刻胶203的曝光显影以及后续的氧化层202的湿法刻蚀不利。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅的制造方法，能采用较低成本实现栅极底部氧化层即BTO，从而能降低工艺成本；能在更小深宽比的沟槽中形成良好的BTO，从而能适用于各种深宽比的沟槽的BTO形成，从而具有较大的使用范围。

为解决上述技术问题，本发明提供的沟槽栅的制造方法包括如下步骤：

步骤一、在半导体衬底表面形成沟槽。

步骤二、在所述沟槽的底部表面和侧面以及所述沟槽外的表面形成第一氧化层；所述第一氧化层的厚度为沟槽栅的栅极底部氧化层的厚度。

步骤三、根据所述沟槽的深宽比选用涂布层并在所述第一氧化层的表面形成涂布层；所述涂布层具有流动性且所述涂布层的流动性满足将所述沟槽完全填充并使位于所述沟槽外的所述涂布层和所述沟槽区域的所述涂布层的厚度差大于后续所述栅极底部氧化层位于所述沟槽的侧面的高度。

步骤四、采用干法刻蚀工艺对所述涂布层进行全面回刻，回刻后将所述沟槽为的所述涂布层去除以及将所述沟槽内的所述涂布层回刻到形成所述栅极底部氧化层所需的深度。