[发明专利]一种高电源抑制比基准源电路

说明书

本发明提供了一种高电源抑制比基准源电路，其包括偏置电路模块，基准发生电路模块及修正调节电路模块；偏置电路模块为基准发生电路模块提供偏置电流，保证基准发生电路模块的稳定工作；基准发生电路模块产生并输出高电源抑制比的基准电压；修正调节电路模块将修正调节参数输入电路，以进一步保证输出基准电压的精准及稳定；本发明电路采用全MOS结构，并设置了两条反馈回路，有效增加了电路的反馈增益及电源抑制比，在基准源电路的输出端，本发明设置了由MOS管连接构成的低通滤波器，在提高电源抑制比的同时，又有效减小了电路的功耗。

技术领域

本发明涉及基准源电路系统的设计，尤其涉及的是，一种高电源抑制比基准源电路的设计。

背景技术

高频开关及高速数字电路在工作中会产生大量的电路噪声。在电路噪声的影响下，基准源电路在输出端会产生高频电源纹波，造成较低的电源抑制比，并最终影响整个电路系统的正常工作。目前消除电源输出纹波的电路设计方案存在占用芯片面积大及增加系统功耗等问题。针对以上问题，本发明提出了一种非传统带隙结构的具有高电源抑制比的基准源电路。

发明内容

本发明所要解决的技术问题是提供一种高电源抑制比基准源电路。

本发明的技术方案如下：一种高电源抑制比基准源电路包括偏置电路模块，基准发生电路模块及修正调节电路模块。偏置电路模块为基准发生电路模块提供偏置电流，保证基准发生电路模块的正常稳定工作。基准发生电路模块产生并输出高电源抑制比的基准电压。修正调节电路模块将修正调节参数输入电路，以进一步保证输出基准电压的精准及稳定。

一种高电源抑制比基准源电路中，偏置电路模块包括，1号至9号MOS管，1号电容。其中3号MOS管及4号MOS管工作于亚阈值区，并以复合晶体管的形式产生PTAT电压。PTAT电压在偏置电路模块中进一步被转化为偏置电流，用于偏置基准发生电路模块。1号电容为补偿电容，设置于6号MOS管高阻抗节点与电源Vdd之间，构成了偏置电路模块的第一条反馈回路，以保证偏置电路模块的正常稳定工作。1号MOS管及2号MOS管连接构成了偏置电路模块的第二条反馈回路。该反馈回路通过调节7号MOS管的栅极电压，最小化6号MOS管漏极节点与8号MOS管漏极节点的电压差，而无需像传统偏置电路一样，通过7号MOS管连接二极管来实现，在进一步保证偏置电路模块稳定工作的同时，有效减小了功耗及电路体积。本发明在偏置电路模块中设置了两条反馈回路，明显增加了偏置电路模块的电路反馈增益，有效提高了基准源电路的电源抑制比。

偏置电路模块中，1号MOS管的源极连接电源，1号MOS管的栅极连接1号电容的下端，1号MOS管的漏极连接2号MOS管的漏极。2号MOS管的栅极连接5号MOS管的栅极，2号MOS管的源极接地。1号电容的上端连接电源，1号电容的下端连接6号MOS管的漏极。3号MOS管的源极连接电源，3号MOS管的栅极连接4号MOS管的栅极，3号MOS管的漏极连接4号MOS管的源极。4号MOS管的栅极连接4号MOS管的漏极，4号MOS管的漏极连接5号MOS管的漏极。5号MOS管的栅极连接2号MOS管的漏极，5号MOS管的源极接地。6号MOS管的源极连接3号MOS管的漏极，6号MOS管的栅极连接8号MOS管的栅极，6号MOS管的漏极连接7号MOS管的漏极。7号MOS管的栅极连接5号MOS管的栅极，7号MOS管的源极接地。8号MOS管的源极连接电源，8号MOS管的栅极连接8号MOS管的漏极，8号MOS管的漏极连接9号MOS管的漏极。9号MOS管的栅极连接7号MOS管的栅极，9号MOS管的源极接地。