[发明专利]移位寄存器单元、栅极驱动电路及驱动方法、显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括第一输入电路、第二输入电路、输出电路和上拉节点复位电路；

所述第一输入电路，连接第一信号端、第一电压端、上拉节点，用于在所述第一信号端的控制下，将所述第一电压端的电压输出至所述上拉节点；

所述第二输入电路，连接第二信号端、第二电压端、所述上拉节点，用于在所述第二信号端的控制下，将所述第二电压端的电压输出至所述上拉节点；

所述输出电路，连接时钟信号端、所述上拉节点、信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的电压输出至所述信号输出端；

所述上拉节点复位电路，连接第三信号端、第三电压端、所述上拉节点，用于在所述第三信号端的控制下，将所述第三电压端的电压输出至所述上拉节点。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括信号输出端复位电路；

所述信号输出端复位电路，连接所述第三信号端、所述第三电压端、所述信号输出端，用于在所述第三信号端的控制下，将所述第三电压端的电压输出至所述信号输出端。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括下拉控制电路、下拉电路、降噪电路；

所述下拉控制电路，连接第三电压端、第四电压端、所述上拉节点、下拉节点，用于对所述下拉节点的电平进行控制；

所述下拉电路，连接所述下拉节点、所述第三电压端、所述信号输出端，用于在所述下拉节点的控制下，将所述第三电压端的电压输出至所述信号输出端；

所述降噪电路，连接所述下拉节点、所述第三电压端、所述上拉节点，用于在所述下拉节点的控制将所述第三电压端的电压输出至所述上拉节点。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉节点复位电路包括第一晶体管；

所述第一晶体管的栅极连接所述第三信号端，第一极连接所述第三电压端，第二极连接所述上拉节点。

5.根据权利要求2所述的移位寄存器单元，其特征在于，所述信号输出端复位电路包括第二晶体管；

所述第二晶体管的栅极连接所述第三信号端，第一极连接所述第三电压端，第二极连接所述信号输出端。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入电路包括第三晶体管；所述第二输入电路包括第四晶体管；

所述第三晶体管的栅极连接所述第一信号端，第一极连接所述第一电压端，第二极连接所述上拉节点；

所述第四晶体管的栅极连接所述第二信号端，第一极连接所述第二电压端，第二极连接所述上拉节点。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出电路包括第五晶体管和电容；

所述第五晶体管的栅极连接所述上拉节点，第一极连接所述时钟信号端，第二极连接所述信号输出端和所述电容的第二端；

所述电容的第一端连接所述上拉节点，第二端还连接所述信号输出端。

8.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制电路包括第六晶体管、第七晶体管；

所述第六晶体管的栅极连接所述第四电压端，第一极连接所述第四电压端，第二极连接所述下拉节点；

所述第七晶体管的栅极连接所述上拉节点，第一极连接所述第三电压端，第二极连接所述下拉节点。

9.根据权利要求8所述的移位寄存器单元，其特征在于，所述下拉控制电路还包括第八晶体管、第九晶体管；

所述第八晶体管的栅极连接所述第四电压端，第一极连接所述第四电压端，第二极连接所述第六晶体管的栅极；

所述第九晶体管的栅极连接所述上拉节点，第一极连接所述第三电压端，第二极连接所述第六晶体管的栅极。