[发明专利]使用时钟信号频率比较的输入/输出驱动器电路的电源电压补偿

说明书

在核心电路区域中感测全局地适用于集成电路裸片的工艺和温度变化操作状态，以生成全局工艺和温度补偿信号。感测局部适用于集成电路裸片的外围电路区域内的输入/输出电路的电压变化操作状态，以生成局部电压补偿信号。更具体地，根据响应于经受电压变化的电源电压而在外围电路区域中生成的第一时钟信号与响应于固定带隙参考电压而在核心电路区域中生成的第二时钟信号之间的经测量的频率差来生成局部电压操作状态。然后响应于全局工艺和温度补偿信号并响应于局部电压补偿信号来改变输入/输出电路的操作。

技术领域

本公开整体涉及用于集成电路的输入/输出电路装置，更具体地，涉及为控制输入/输出驱动器电路的操作的电源电压补偿。

背景技术

图1示出了在集成电路内使用的常规输入/输出(I/O)驱动器电路10的框图。I/O驱动器电路10为与经耦合的I/O块12(例如，输入/输出电路节点)相关联的输入信号和输出信号提供信号调节。I/O驱动器电路10包括用于分别在耦合到I/O块12的信号线路24上进行上拉和下拉的PMOS驱动器20和NMOS驱动器22。PMOS驱动器20和NMOS驱动器22响应于对I/O驱动器操作典型的使能信号PDE和NDE的断言而启用操作。PMOS和NMOS驱动器20和22被设计为在最佳操作状态(例如，当处理快，电源电压处于最大值，且温度低时)提供所需的驱动强度。然而，由于操作状态朝向更困难的参数(例如，当处理变慢时，电源电压开始下降，并且温度较高)移动，所以PMOS驱动器20和NMOS驱动器22不能够提供所需的驱动强度。为了解决这个问题，I/O驱动器电路10还包括补偿驱动器，以提供附加的驱动强度。补偿驱动器包括：PMOS工艺和温度(PT)编码的补偿驱动器30、NMOS PT编码的补偿驱动器32、PMOS电压(V)编码的补偿驱动器40、以及NMOS V编码的补偿驱动器42。

PMOS PT编码的补偿驱动器30被配置为提供由数字PT-PMOS补偿控制信号34控制的上拉驱动强度。例如，PMOS PT编码的补偿驱动器30可以包括多个并联连接的PMOS晶体管。响应于数字PT-PMOS补偿控制信号34的比特(例如，用于4比特二进制码的四个晶体管)，多个并联连接的PMOS晶体管各自单独可控。由数字PT-PMOS补偿控制信号启用的所包括的晶体管越多，则由PMOS PT编码的补偿驱动器30提供的上拉驱动强度补偿越大，并且因此整体I/O驱动电路10的上拉驱动强度越大。相反，由数字PT-PMOS补偿控制信号34启用的这些晶体管的数量越少，则PMOS PT编码的补偿驱动器30的上拉驱动强度贡献越小，并且整体I/O驱动电路10的上拉驱动强度越小。

NMOS PT编码的补偿驱动器32被配置为提供由数字PT-NMOS补偿控制信号36控制的下拉驱动强度。例如，NMOS PT编码的补偿驱动器32可以包括多个并联连接的NMOS晶体管。响应于数字PT-NMOS补偿控制信号36的比特(例如，用于4比特二进制码的四个晶体管)，多个并联连接的NMOS晶体管各自单独可控。由数字PT-NMOS补偿控制信号启用的所包括的晶体管越多，则由NMOS PT编码的补偿驱动器32提供的下拉驱动强度补偿越大，并且因此整体I/O驱动电路10的下拉驱动强度越大。相反，由数字PT-NMOS补偿控制信号36启用的这些晶体管越少，则NMOS PT编码的补偿驱动器32的下拉驱动强度贡献越小，并且整体I/O驱动电路10的下拉驱动强度越小。

PMOS V编码的补偿驱动器40被配置为提供由数字V-PMOS补偿控制信号44控制的上拉驱动强度。例如，PMOS V编码的补偿驱动器40可以包括多个并联连接的PMOS晶体管。响应于数字V-PMOS补偿控制信号44的比特(例如，用于3比特二进制码的三个晶体管)，多个并联连接的PMOS晶体管各自独立可控。由数字V-PMOS补偿控制信号启用的所包括的晶体管越多，则由PMOS V编码的补偿驱动器40提供的上拉驱动强度补偿越大，并且因此整体I/O驱动电路10的上拉驱动强度越大。相反，由数字V-PMOS补偿控制信号44启用的这些晶体管越少，则PMOS V编码的补偿驱动器40的上拉驱动强度贡献越小，并且整体I/O驱动电路10的上拉驱动强度越小。