[发明专利]半导体器件

说明书

本发明涉及半导体器件。所述半导体器件包括阱外n型区、被阱外n型区包围的p型阱区、阱内n型区和栅极。阱外n型区包括与p型阱区接触的杂质低浓度区和通过杂质低浓度区与p型阱区分开的杂质高浓度区。

技术领域

本公开涉及一种半导体器件。

背景技术

如图10中所示，举例来说，已知包括n型漂移区6、p型阱区12、n型源区14、绝缘膜16和栅极18的场效应晶体管(FET)。p型阱区12被n型漂移区6包围，并且暴露于半导体衬底的表面。n型源区14被p型阱区12包围，并且暴露于半导体衬底的表面。在n型漂移区6和n型源区14在其中彼此分开或分隔的范围内，栅极18经由绝缘膜16与每个p型阱区12的表面相对。

在没有向栅极18施加正电压时，n型漂移区6和n型源区14通过p型阱区12分开，并且在漂移区6和每个源区14之间出现高电阻。如果向栅极18施加正电压，则在经由绝缘膜16与栅极18相对的范围中的p型阱区12的表面(即，在n型漂移区6和n型源区14在其中彼此分开或分隔的范围内的p型阱区12的表面)中形成反转层，并且在漂移区6和源区14之间出现低电阻。利用图10的结构，得到FET。在图10中，参考标号4指代漏区，并且参考标号2指代漏极。

在FET中，需要源区14和漏区4之间的电阻(导通电阻)在向栅极18施加正电压的条件下为低。另外，在没有向栅极18施加正电压的条件下，漏区4具有高电势，并且源区14和栅极18具有低电势。在FET中，即使漏区4的电势变高，也需要防止电流流入源区14或栅极18(这些部件14、18具有高耐压)。

为了减小导通电阻，有利地减小n型漂移区6的杂质浓度。然而，如果n型漂移区6的杂质浓度增大，则在没有向栅极18施加正电压时，绝缘膜16的表面和后表面之间的电势差变大，并且更有可能有电流流入栅极18中。如果n型漂移区6的杂质浓度增大，则栅耐压减小。另外，如果n型漂移区6的杂质浓度增大，则在没有向栅极18施加正电压的条件下，p型阱区12和n型漂移区6之间的界面附近的电场强度增大，从而会导致出现雪崩击穿，并且更有可能有电流流入n型源区14中。如果n型漂移区6的杂质浓度增大，则漏和源之间的耐压减小。即，在FET中，存在权衡关系，即，如果导通电阻减小，则栅耐压减小，并且漏和源之间的耐压减小。

在日本专利申请公开No.2012-064741(JP 2012-064741 A)中公开了对于解决该权衡问题的尝试。根据本公开中公开的技术，控制位于一对p型阱区之间的n型区的杂质浓度，以使得对于不同部分而言，其是不同的，如图11中所示。即，在n型区的与p型阱区12的侧面接触的部分中，设置一对n型杂质高浓度区24，并且在n型区的位于高浓度区24之间的部分中设置n型杂质低浓度区22。

发明内容

根据图11的结构，由于存在n型杂质高浓度区24，导致导通电阻减小，并且由于存在n型杂质低浓度区22，导致绝缘膜16中出现的电势差减小，使得可抑制栅耐压减小。然而，图11的结构不能应对漏和源之间的耐压减小的问题。由于n型杂质高浓度区24与p型阱区12接触，因此p型阱区12和n型杂质高浓度区24之间的界面附近的电场强度增大，这会导致出现雪崩击穿，并且更有可能有电流流入n型源区14中。利用JP2012-064741A的技术，不能应对或解决漏和源之间的耐压减小的问题。

在本公开中，描述了即使当导通电阻减小时也防止栅耐压以及漏和源之间的耐压减小的技术。

本公开中描述的一种半导体器件包括p型阱区、阱外n型区、阱内n型区、绝缘膜和栅极。所述P型阱区被所述阱外n型区包围并且暴露于半导体衬底的表面。所述阱内n型区被所述p型阱区包围并且暴露于所述半导体衬底的表面。所述栅极在所述阱外n型区和所述阱内n型区彼此分开的范围内，经由绝缘膜与所述p型阱区的表面相对。所述阱外n型区包括与所述p型阱区接触的杂质低浓度区和通过所述杂质低浓度区与所述p型阱区分开的杂质高浓度区。所述杂质低浓度区包含比所述杂质高浓度区低的n型杂质的浓度。