[发明专利]存储设备及其写入和读取方法、以及存储系统有效
申请号: | 201710930601.6 | 申请日: | 2017-10-09 |
公开(公告)号: | CN108417233B | 公开(公告)日: | 2021-12-07 |
发明(设计)人: | 权敬桓 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 李辉;刘久亮 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 设备 及其 写入 读取 方法 以及 存储系统 | ||
存储设备及其写入和读取方法、以及存储系统。根据实施方式,可以提供一种存储设备。该存储设备可以包括:半导体存储器件;以及存储控制器,所述存储控制器被配置为控制所述半导体存储器件。所述半导体存储器件可以包括:存储单元,所述存储单元包括多个存储芯片。所述半导体存储器件可以包括接口芯片,所述接口芯片将从所述存储控制器接收的串行数据重新调整为并行数据,并将所述并行数据传送至所述多个存储芯片中的每一个。
技术领域
各种实施方式一般可以涉及电子设备,并且更具体地,涉及存储设备及其操作方法。
背景技术
存储设备可以响应于诸如计算机、智能电话和智能平板的主机设备来存储数据。该存储设备可以包括将数据存储在诸如硬盘驱动器(HDD)的磁盘中的设备和将数据存储在诸如固态硬盘(SSD)或存储卡的半导体存储器(特别地,非易失性存储器)中的设备。
非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。
根据半导体制造技术的发展,已经开发了具有高容量和高速度的存储设备。通过增加半导体存储芯片的集成度并使多个半导体存储芯片交叠来制造高容量存储设备。
然而,高容量和高速度可能会降低存储设备的可靠性。例如,随着彼此交叠的半导体芯片的数量的增加,由半导体芯片产生的电阻分量可能会增大。电阻分量的增大可能会导致与半导体芯片通信的通道的切换(toggle)速度降低。切换速度的降低可能会使歪斜增多。此外,具有更复杂设计的基板导致制造成本增加、功耗增大。因此,由于存储设备的高速度和高容量,所以需要制造具有改进的可靠性的存储设备的方法。
发明内容
根据实施方式,可以提供一种存储设备。该存储设备可以包括半导体存储器件。该存储设备可以包括存储控制器,所述存储控制器被配置为控制所述半导体存储器件。所述半导体存储器件可以包括存储单元,所述存储单元包括多个存储芯片。所述半导体存储器件可以包括接口芯片,所述接口芯片将从所述存储控制器接收的串行数据重新调整(realign)为并行数据,并将所述并行数据传送至所述多个存储芯片中的每一个。
附图说明
图1是例示根据实施方式的存储设备的框图。
图2是例示存储控制器与接口芯片之间的连接关系的框图。
图3是例示接口芯片与存储单元之间的连接关系的框图。
图4是例示根据实施方式的接口芯片的图。
图5是例示根据实施方式的存储单元的图。
图6是例示根据实施方式的存储单元的图。
图7是例示图4中所示的接口芯片的写入操作的图。
图8是例示在图4中所示的接口芯片的写入操作期间所使用的信号的波形的时序图。
图9是例示图4中所示的接口芯片的读取操作的图。
图10是例示在图4中所示的接口芯片的读取操作期间所使用的信号的波形的时序图。
图11是例示图4中所示的接口芯片的写入操作的流程图。
图12是例示图4中所示的接口芯片的读取操作的流程图。
图13是例示根据实施方式的接口芯片的图。
图14是例示根据实施方式的接口芯片的图。
图15是例示根据实施方式的接口芯片的图。
图16是例示图15中所示的模式和芯片选择器的操作的图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710930601.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:数据存储装置及其操作方法
- 下一篇:内部时钟发生电路