[发明专利]用于硅通孔的电测试的改进系统以及对应的制造工艺

说明书

本发明的一些实施例涉及用于硅通孔的电测试的改进系统以及对应的制造工艺。一种用于制造系统的工艺，该系统用于对在垂直方向上穿过半导体材料的衬底延伸的通孔的电测试，该工艺构思在本体中集成电测试电路以实现检测穿过微电子掩埋结构的通孔的至少一个电学参数，该微电子掩埋结构限定朝着外部的电连接元件与通孔的掩埋端之间的电路径；集成步骤构思提供沟槽并且在沟槽的底部处形成掺杂掩埋区域，具有与衬底的掺杂相反的掺杂以便形成半导体结，当其正向偏置时限定电路径；具体而言，半导体结具有小于导电区域的在与垂直方向横切的水平面上的表面面积的结面积，以此方式具有减小的反向饱和电流。

本申请是2013年4月2日提交的、申请号为“201310121979.3”、发明名称为“用于硅通孔(TSV)的电测试的改进系统以及对应的制造工艺”的发明专利申请的分案申请。

技术领域

本发明涉及用于硅通孔(TSV)的电测试的改进系统，并且涉及对应的制造工艺。

背景技术

在电子集成电路的电连接领域中，对所谓的硅通孔(下文简称为“通孔”)的使用是已知的，即，穿过半导体材料(尤其是硅)的裸片或者晶片(在其中提供了电子集成电路)垂直延伸的导电材料的互连，从而实现被集成在裸片/晶片结构的各层处的电路元件的、相互的以及可能对至少另一个外部元件的电连接，该外部元件耦合至相同裸片/晶片的外表面。通孔穿过裸片/晶片以及对应的衬底垂直延伸，并且在制造工艺结束时(即处于最终使用形式时)，可能经由设计为容纳裸片/晶片的封装，可以从被设计用于连接至外部电子设备或系统(在堆叠结构的情形下，该外部设备/系统可能包括更多裸片/晶片)的裸片/晶片的外表面访问该通孔。一般而言，通孔在侧部并且在底部由电绝缘区域(例如由电介质材料制成)绝缘，就此而言，通孔与它们穿越的衬底电绝缘，从而以此方式防止或者至少限制朝着衬底的漏电流的存在。

用于制造通孔的工艺具有一些关键方面，例如由于通孔的小尺寸(甚至小于10微米)，通孔的高数目(由于即使在单个裸片内也可以提供数以百计的通孔)，以及裸片/晶片内的高的凹陷深度。因此，并且还鉴于由通孔实现的电互连的性质，要求对它们的正确操作的测试(优选在集成电路的制造工艺结束之前)，尤其是验证向通过通孔流通的电流提供的路径的电阻，以及例如关于衬底的可能的损耗和寄生现象的存在。

在以本申请人的名义提交的第WO2011/101393 A1号专利申请中，已经描述了一种用于在半导体材料(尤其是硅)的裸片或晶片的衬底内集成的至少一个通孔的电测试的系统，该申请构思了微电子掩埋结构在衬底内的集成，微电子掩埋结构电耦合至通孔以生成导电路径，并且因而实现至少一个电学量或者与其关联的参数的检测。

图1中示意性地示出了该系统并且该系统由1整体标出，其示出了本体2的一部分，本体2包括诸如硅之类的半导体材料(除此之外，还有其它一些材料，诸如绝缘材料、金属等，这对本领域技术人员来说将是明显的)。本体2可以相当于集成多个裸片的晶片或者一个裸片，裸片是相同晶片的锯切操作的结果。

本体2包括：衬底3，可能为复合型(诸如由设置在彼此之上的层组成的衬底，例如SOI-绝缘体上硅)，其具有第一类型掺杂(例如P掺杂)，并且具有顶表面3a，在与顶表面3a对应的位置提供被测试的至少一个集成电路4(所谓的DUT-被测试器件；这里其示意性地表示为包括MOS晶体管)，以及与顶表面3a相对的底表面3b；以及多层5，由将一层或者多层导电材料(例如金属，即所谓的金属化层)分开的一层或者多层绝缘材料组成，该一层或者多层导电材料通过过孔相互连接并且在顶表面3a上设置在彼此之上。集成电路4可以至少部分地形成在多层5内；例如，集成电路4的MOS晶体管的栅氧化层区域可以限定在多层5的第一绝缘层中，而对应的栅区域限定在相同多层5的第一导电层中。接触焊盘6布置在多层5的外表面5a(和与衬底3的顶表面3a接触的表面相对)上以实现从外部对集成电路4的电访问。