[发明专利]非易失性存储器装置及其操作方法以及控制逻辑

说明书

提供了非易失性存储器装置及其操作方法以及控制逻辑。所述非易失性存储器装置包括结合到包含串的存储器单元阵列的控制逻辑。控制逻辑被配置为在用于从被选择的串感测数据的感测操作的设置间隔期间控制被施加到未选择的串选择线的第一弱导通电压和被施加到未选择的地选择线的第二弱导通电压。未选择的串选择线和未选择的地选择线分别连接到同一个未选择的串的串选择晶体管和地选择晶体管。被选择的串和未选择的串共同连接到同一条位线。第一弱导通电压和第二弱导通电压分别小于未选择的串中的串选择晶体管和地选择晶体管的阈值电压。

本申请要求于2016年11月14日在韩国知识产权局提交的第10-2016-0151307号韩国专利申请和2017年3月2日在美国专利商标局提交的第15/447,357号美国专利申请的权益，该韩国专利申请和美国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及存储器装置，更具体地，涉及非易失性存储器装置和/或读取该非易失性存储器装置的方法。

背景技术

存储器装置用于存储数据并且被分为易失性存储器装置和非易失性存储器装置。作为非易失性存储器装置的示例，闪存装置可以用于移动电话、数字照相机、便携式数字助理(PDA)、便携式计算机装置、固定计算机装置和其它装置。

发明内容

发明构思涉及一种能够抑制读取干扰的非易失性存储器装置和/或读取该非易失性存储器装置的方法。

根据发明构思的一些示例实施例，提供一种读取非易失性存储器装置的方法，在该非易失性存储器装置中，多个单元串连接到单条位线，其中，多个单元串中的每个包括选择晶体管和多个存储器单元。所述方法包括：将导通电压施加到与包括在多个单元串的被选择的单元串中的选择晶体管相连接的被选择的选择线；将具有比选择晶体管的阈值电压的电压电平低的电压电平的弱导通电压施加到与包括在多个单元串的未选择的单元串中的选择晶体管相连接的未选择的选择线；将通过电压和读取电压施加到与多个单元串的多个存储器单元相连接的字线。

根据发明构思的一些示例实施例，非易失性存储器装置包括结合到存储器单元阵列的控制逻辑。存储器单元阵列包括连接到位线、字线、串选择线和地选择线的串。每个串包括在串选择晶体管与地选择晶体管之间串联连接的存储器单元。控制逻辑被配置为在用于从串中的被选择的串感测数据的感测操作的设置间隔期间，控制被施加到串选择线中的未选择的串选择线的第一弱导通电压和被施加到地选择线中的未选择的地选择线的第二弱导通电压。未选择的串选择线和未选择的地选择线分别连接到串中的同一个未选择的串的串选择晶体管和地选择晶体管。被选择的串和未选择的串共同连接到位线中的同一条位线。第一弱导通电压的电平小于未选择串中的串选择晶体管的阈值电压并大于地电压。第二弱导通电压的电平小于未选择的串的地选择晶体管的阈值电压并大于地电压。

根据发明构思的一些示例实施例，非易失性存储器装置包括：存储器单元阵列，包括连接到位线的串；行解码器，连接到串；电压发生器，连接到行解码器；控制逻辑，结合到行解码器和电压发生器。每个串包括在串选择晶体管与地选择晶体管之间串联连接的存储器单元。行解码器通过字线、串选择线和地选择线连接到串。控制逻辑被配置为在用于从串中的被选择的串感测数据的感测操作的设置间隔期间，控制电压发生器和行解码器将第一弱导通电压施加到串选择线中的未选择的串选择线并将第二弱导通电压施加到地选择线中的未选择的地选择线。未选择的串选择线和未选择的地选择线分别连接到串中的同一个未选择的串的串选择晶体管和地选择晶体管。被选择的串和未选择的串共同连接到位线中的同一条位线。第一弱导通电压的电平小于未选择的串中的串选择晶体管的阈值电压并大于地电压。第二弱导通电压的电平小于未选择的串的地选择晶体管的阈值电压并大于地电压。