[发明专利]阵列基板、显示面板及显示装置

说明书

本申请提供一种阵列基板、显示面板及显示装置，阵列基板包括衬底、薄膜晶体管及分别沿第一方向和第二方向延伸的栅极线、数据线；栅极线与数据线交叉限定多个与薄膜晶体管一一对应的像素单元；像素单元包括分别与第一方向及第二方向平行的第一边缘及第二边缘，第一边缘的长度大于第二边缘的长度；像素单元包括像素电极，薄膜晶体管的栅极、源极及漏极分别与栅极线、数据线及像素电极连接；源极、漏极及数据线同层设置；漏极与相邻的数据线之间的最小距离为第一距离，漏极与相邻的栅极线之间的最大距离为第二距离，第一距离大于等于第二距离。本申请提供的阵列基板可以在实现高分辨率的情况下，降低漏极与数据线之间的短路的风险。

技术领域

本发明涉及显示领域，特别是涉及一种阵列基板、包含该阵列基板的显示面板及包含该显示面板的显示装置。

背景技术

随着显示技术的飞速发展，高分辨率、甚至超高分辨率显示屏已经成为一种必然的趋势。然而，随着显示屏分辨率的提高，像素排列越来越紧密，每个像素的尺寸也越来越小。

请参考图1，图1是现有技术中一种阵列基板俯视图。数据线01与栅极线02交叉限定多个像素03，且各像素03分别于一个薄膜晶体管(未标注)对应连接。具体地，薄膜晶体管的源极04与数据线01电连接，薄膜晶体管的漏极05与像素03中的像素电极(未示出)电连接，并且数据线01与源极04及漏极05同层设置。当显示屏的分辨率越高，则像素03的尺寸越小，因此薄膜晶体管的漏极05距离相邻两条数据线01或者两个源极04的距离越来越小，又由于漏极05与数据线01或者源极04同层设置，因此漏极05与数据线01或者源极04存在很大的短路风险。

发明内容

有鉴于此，第一方面，本申请提供一种阵列基板，该阵列基板包括：衬底；设置于该衬底上呈阵列排布的多个薄膜晶体管；设置于该衬底上沿第一方向延伸并沿第二方向排布的多条栅极线；设置于该衬底上沿该第二方向延伸并沿该第一方向排布的多条数据线。其中，该栅极线与该数据线交叉限定多个像素单元，各像素单元与薄膜晶体管一一对应；且像素单元包括第一边缘及第二边缘，该第一边缘平行于第一方向，该第二边缘平行于第二方向，第一边缘的长度大于第二边缘的长度。各像素单元包括像素电极，各薄膜晶体管包括栅极、源极及漏极，栅极与栅极线连接，源极与数据线连接，漏极与像素电极连接。源极、漏极及数据线同层设置，并且漏极在衬底上的投影与相邻的数据线在衬底上的投影之间的最小距离为第一距离，漏极在所述衬底上的投影与相邻的栅极线在衬底上的投影之间的最大距离为第二距离，第一距离大于等于第二距离。

优选地，在第二方向上，相邻的任意两个像素单元对应的两个薄膜晶体管的源极分别与该两个像素单元两侧的数据线连接。

可选地，阵列基板包括沿第二方向排布的M行像素单元，第i行像素单元对应的薄膜晶体管中，相邻的两个薄膜晶体管的源极与位于对应的两个像素单元同侧的两条数据线连接；其中，M≥i≥1，i，M为正整数。

可选地，阵列基板包括沿第二方向排布的M行像素单元，第i行像素单元对应的薄膜晶体管中，相邻的两个薄膜晶体管的源极与位于对应的两个像素单元不同侧的数据线连接；其中，M≥i≥1，i、M为正整数。

优选地，与同一所述数据线连接的相邻两个所述薄膜晶体管的源极共用。

可选地，薄膜晶体管为双栅结构。

可选地，薄膜晶体管为单栅结构。

优选地，第一距离大于等于2μm。

第二方面，本申请提供一种显示面板，该显示面板包括如第一方面提供的阵列基板。

第三方面，本申请提供一种显示装置，该显示装置包括如第二方面提供的显示面板。