[发明专利]CMOS反相器及阵列基板

权利要求书

1.一种CMOS反相器，其特征在于，包括：电性连接的P型低温多晶硅薄膜晶体管(10)和N型金属氧化物薄膜晶体管(20)；

所述P型低温多晶硅薄膜晶体管(10)和N型金属氧化物薄膜晶体管(20)满足以下公式：

CnWnLnμn=CPWPLPμP]]>

其中，C_n和C_P分别为N型金属氧化物薄膜晶体管(20)的栅绝缘层电容和P型低温多晶硅薄膜晶体管(10)的栅绝缘层电容，和分别为N型金属氧化物薄膜晶体管(20)的沟道宽长比和P型低温多晶硅薄膜晶体管(10)的沟道宽长比，μ_n和μ_P分别为N型金属氧化物薄膜晶体管(20)的迁移率和P型低温多晶硅薄膜晶体管(10)的迁移率。

2.如权利要求1所述的CMOS反相器，其特征在于，所述P型低温多晶硅薄膜晶体管(10)的栅极和N型金属氧化物薄膜晶体管(20)的栅极均接入输入信号(Vin)；

所述P型低温多晶硅薄膜晶体管(10)的源极接入电源电压(Vdd)，N型金属氧化物薄膜晶体管(20)的源极接地，所述P型低温多晶硅薄膜晶体管(10)的漏极和N型金属氧化物薄膜晶体管(20)的漏极均输出输出信号(Vout)。

3.如权利要求1所述的CMOS反相器，其特征在于，包括：基板(30)、形成于所述基板(30)上的第一半导体层(11)、覆盖所述第一半导体层(11)和基板(30)的第一栅绝缘层(12)、设于所述第一栅绝缘层(12)上的第一金属层(13)、覆盖所述第一金属层(13)和第一栅绝缘层(12)的第二栅绝缘层(18)、形成于所述第二栅绝缘层(18)上的第二半导体层(14)、形成于所述第二半导体层(14)和第二栅绝缘层(18)上的第二金属层(15)。

4.如权利要求3所述的CMOS反相器，其特征在于，所述第一半导体层(11)为所述P型低温多晶硅薄膜晶体管(10)的半导体层，所述第二半导体层(14)为所述N型金属氧化物薄膜晶体管(20)的半导体层。

5.如权利要求4所述的CMOS反相器，其特征在于，所述第一金属层(13)包括：间隔分布的第一栅极(131)和第二栅极(132)，所述第一栅极(131)正对所述第一半导体层(11)设置，所述第二栅极(132)正对所述第二半导体层(14)设置；

所述第一栅极(131)为P型低温多晶硅薄膜晶体管(10)的栅极，所述第二栅极(132)为N型金属氧化物薄膜晶体管(20)的栅极。

6.如权利要求5所述的CMOS反相器，其特征在于，所述第二栅绝缘层(18)上形成有贯穿所述第一栅绝缘层(12)和第二栅绝缘层(18)的第一过孔(141)和第二过孔(142)，所述第一过孔(141)和第二过孔(142)分别暴露出所述第一半导体层(11)的两端；

所述第二金属层(14)包括：间隔分布的第一源极(151)和第二源极(152)、以及位于第一源极(151)和第二源极(152)之间的第一漏极(153)和第二漏极(154)；所述第一源极(151)和第一漏极(153)分别通过所述第一过孔(141)和第二过孔(142)与所述第一半导体层(11)的两端接触，所述第二源极(152)和第二漏极(154)分别与所述第二半导体层(14)的两端接触，所述第一漏极(153)和第二漏极(154)接触；

所述第一源极(151)和第一漏极(153)为P型低温多晶硅薄膜晶体管(10)的源极和漏极，所述第二源极(152)和第二漏极(154)为N型金属氧化物薄膜晶体管(20)的源极和漏极。