[发明专利]一种高速信号采集处理系统

权利要求书

1.一种高速信号采集处理系统，其特征在于：包括模拟信号采集模块(1)、数字信号接收模块(2)、快速存储设备(3)、数据处理模块(4)、上位机(5)；

数据处理模块(4)通过时钟发送数据采集指令至模拟信号采集模块(1)，并同步通过时钟发送数据接收指令至数字信号接收模块(2)；数据处理模块(4)接收模拟信号采集模块(1)采集的光纤陀螺的模拟信号、接收数字信号接收模块(2)接收的光纤陀螺的数字信号，数据处理模块(4)将模拟信号采集模块(1)采集的高速信号与低速信号以及数字信号接收模块(2)接收的高速、中速、低速数字信号绘制成图像，发送至上位机(5)进行同步实时显示；以数字信号接收模块(2)接收的低速数字信号为基础数据，当数字信号接收模块(2)接收的低速数字波动大于规定值时，进行报警，并发送存储指令至快速存储设备(3)；数据处理模块(4)发送上传指令至快速存储设备(3)；

模拟信号采集模块(1)接收到数据处理模块(4)的数据采集指令后，采集光纤陀螺的模拟信号，并将模拟信号发送至数据处理模块(4)，模拟信号包括探测器输出电压信号、调制信号、光源管芯温度信号、供电电流信号、供电电压信号；

数字信号接收模块(2)接收到数据处理模块(4)的数据接收指令后，接收光纤陀螺发送的数字信号，并将数字信号发送至数据处理模块(4)，数字信号包括光纤陀螺内部A/D信号、积分信号和光纤陀螺输出数据信号；

快速存储设备(3)接收到数据处理模块(4)的存储指令后，记录数字信号接收模块(2)接收的低速数字信号出现波动时刻前后设定时间段内的模拟信号采集模块(1)采集的模拟信号数据以及数字信号接收模块(2)接收的数字信号数据，以时间规则命名，分块存储；快速存储设备(3)接收到数据处理模块(4)发送的上传指令后，将分块存储的数据传输到上位机(5)；

上位机(5)接收快速存储设备(3)传输来的数据，并对数据处理模块(4)绘制的模拟信号采集模块(1)采集的高速信号与低速信号以及数字信号接收模块(2)接收的高速、中速、低速数字信号图像进行显示；

所述模拟信号采集模块(1)是基于FPGA的A/D采集模块，包括A/D转换器(1.1)、第一FPGA(1.2)、第一SDRAM(1.3)；第一FPGA(1.2)接收数据处理模块(4)发送的数据采集指令，控制A/D转换器(1.1)采集光纤陀螺的模拟信号，A/D转换器(1.1)将采集的光纤陀螺的模拟信号发送至第一SDRAM(1.3)，第一FPGA(1.2)将存储于第一SDRAM(1.3)的光纤陀螺的模拟信号发送至数据处理模块(4)；

所述A/D转换器(1.1)输入信号幅值电压范围为-5.5V～5.5V，位数为12～16位，通道数量不少于10路，其中，采集速率≥30M/s的高速信号的通道数量不少于4路，采集速率≥1k/s的低速信号的通道数量不少于6路；

所述上位机(5)对快速存储设备(3)传输来的数据进行搜索，获得目标数据文件，将目标数据文件通过数据处理模块(4)进行图像绘制，数据处理模块(4)将绘制的图像反馈至上位机(5)进行显示。

2.根据权利要求1所述的一种高速信号采集处理系统，其特征在于：所述数字信号接收模块(2)是基于FPGA的数字信号接收模块，包括转换接口(2.1)、第二FPGA(2.2)、第二SDRAM(2.3)；第二FPGA(2.2)接收数据处理模块(4)发送的数据接收指令，控制转换接口(2.1)采集光纤陀螺的数字信号，转换接口(2.1)将光纤陀螺发送的TTL信号转换成LVDS信号并将转换后的LVDS信号发送至第二SDRAM(2.3)，第二FPGA(2.2)将存储于第二SDRAM(2.3)的LVDS信号发送至数据处理模块(4)。

3.根据权利要求2所述的一种高速信号采集处理系统，其特征在于：数字信号接收模块(2)接收的组帧的高速、中速、低速三种数字信号，其中，高速数字信号的传输速率≥20M/s，中速数字信号的传输速率等于1M/s，低速数字信号的传输速率等于1k/s。

4.根据权利要求1或2所述的一种高速信号采集处理系统，其特征在于：快速存储设备(3)读写速度≥1200M/s，读写延迟≥20微秒，存储容量≥1TB，支持可覆盖存储。