[发明专利]半导体器件

说明书

一种半导体器件，包括错误计数信号发生电路和行错误控制电路。错误计数信号发生电路产生如果被选择用来执行错误刷洗操作的单元的出错数据的数量等于预定数量则被使能的错误计数信号。如果出错数据的数量大于或等于所述预定数量则行错误控制电路响应于错误计数信号而储存关于出错数据的数量的信息，或者在比所述预定数量更多的出错数据被检测到之后响应于错误计数信号而储存关于呈现出错数据的行路径的数量的信息。

相关申请的交叉引用

本申请要求于2017年3月20日提交的编号为10-2017-0034874的韩国专利申请的优先权，其整体内容通过引用合并于此。

技术领域

本公开的实施例涉及具有错误检测功能的半导体器件。

背景技术

近来，在每个时钟周期时间期间接收和输出四比特数据或八比特数据的DDR2方案或DDR3方案已经用来提升半导体器件的工作速度。如果半导体器件的数据传输速度变得更快，当数据在半导体器件中传输时出现错误的概率可能增加。相应地，已经提出了新型设计方案来提升数据传输的可靠性。

每当数据在半导体器件中传输时，能够检测错误的出现的错误码可以产生且与数据一起传输来提升数据传输的可靠性。错误码可以包括能够检测错误的错误检测码(EDC)和能够通过自身来校正错误的错误校正码(ECC)。

发明内容

根据一个实施例，一种半导体器件包括错误计数信号发生电路和行错误控制电路。错误计数信号发生电路产生如果被选择用来执行错误刷洗操作的单元的出错数据的数量等于预定数量则被使能的错误计数信号。如果出错数据的数量大于或等于所述预定数量，则行错误控制电路响应于错误计数信号而储存关于出错数据的数量的信息，或者在比所述预定数量更多的出错数据被检测到之后，行错误控制电路响应于错误计数信号而储存关于呈现出错数据的行路径的数量的信息。

根据另一实施例，一种半导体器件包括：脉冲选择电路，被配置成响应于脉冲选择信号而将临界错误脉冲或行临界错误脉冲输出作为选中的错误脉冲；锁存信息发生电路，被配置成输出同步于所述选中的错误脉冲而被计数的锁存信息信号；以及信息储存电路，被配置成同步于储存控制脉冲而储存锁存信息信号。从在错误刷洗操作期间选中的单元的出错数据的数量等于预定数量的时间点开始，每当检测到额外的出错数据时，临界错误脉冲产生。从在错误刷洗操作期间选中的单元的出错数据的数量等于所述预定数量的时间点开始，每当针对每个行路径检测到额外的出错数据时，行临界错误脉冲产生。

根据又一实施例，一种半导体器件包括：行计数器，被配置成产生行码，行码包括针对每个行路径而被错误刷洗操作选中的单元中包括的出错数据的数量的计数；行锁存电路，被配置成如果行码被设置成比锁存码大则锁存行码以输出锁存的行码作为锁存码；以及地址锁存电路，被配置成如果行码被设置成比锁存码大则锁存关于行路径的信息。

附图说明

基于附图和所附的详细说明，本公开的各种实施例将变得更加明显，在附图中：

图1是图示根据本公开的一个实施例的半导体器件的配置的框图；

图2是图示包括在图1的半导体器件中的模式信号发生电路的示例的电路图；

图3是图示图2中所示的模式信号发生电路的操作的时序图；

图4是图示包括在图1的半导体器件中的地址发生电路的示例的电路图；

图5是图示图4中所示的地址发生电路的操作的时序图；

图6是图示包括在图1的半导体器件中的错误计数信号发生电路的示例的电路图；

图7是图示包括在图6的错误计数信号发生电路中的比较电路的示例的电路图；

图8是图示包括在图6的错误计数信号发生电路中的输出锁存电路的示例的电路图；