[发明专利]成像器件有效
申请号: | 201710947352.1 | 申请日: | 2013-07-19 |
公开(公告)号: | CN107592476B | 公开(公告)日: | 2019-11-15 |
发明(设计)人: | 植野洋介;情野奈津子;高宫健一 | 申请(专利权)人: | 索尼公司 |
主分类号: | H04N5/357 | 分类号: | H04N5/357;H04N5/378 |
代理公司: | 11105 北京市柳沈律师事务所 | 代理人: | 张晓明<国际申请>=<国际公布>=<进入 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 成像 器件 | ||
1.一种成像器件,包括:
上芯片,其包括以列和行排列的多个像素,所述多个像素包括输出像素信号的像素;以及
下芯片,其接合到所述上芯片,所述下芯片包括第一比较器,所述第一比较器包括第一差分晶体管和第二差分晶体管,
其中所述第一差分晶体管包括第一晶体管和第二晶体管,所述第一晶体管的栅极和所述第二晶体管的栅极被配置为接收所述像素信号,所述第二差分晶体管包括第三晶体管和第四晶体管,所述第三晶体管的栅极和所述第四晶体管的栅极被配置为接收参考信号,并且所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管沿着第一列区域内的第一列方向排列。
2.如权利要求1所述的成像器件,其中所述像素设置在所述第一列区域内。
3.如权利要求1所述的成像器件,其中所述第一晶体管的源极耦合到所述第二晶体管的源极,并且所述第一晶体管的漏极耦合到所述第二晶体管的漏极。
4.如权利要求3所述的成像器件,其中所述第三晶体管的源极耦合到所述第四晶体管的源极,并且所述第三晶体管的漏极耦合到所述第四晶体管的漏极。
5.如权利要求1所述的成像器件,还包括耦合到所述第一比较器的第一计数器。
6.如权利要求1所述的成像器件,其中所述下芯片包括控制所述多个像素中的至少一个像素的控制电路。
7.如权利要求1所述的成像器件,其中所述下芯片包括第二比较器,所述第二比较器包括第三差分晶体管和第四差分晶体管。
8.如权利要求7所述的成像器件,其中所述第三差分晶体管包括第五晶体管和第六晶体管,并且所述第五晶体管的栅极和所述第六晶体管的栅极被配置为接收由多个像素中的至少一个像素输出的像素信号。
9.如权利要求8所述的成像器件,其中所述第四差分晶体管包括第七晶体管和第八晶体管,并且所述第七晶体管的栅极和所述第八晶体管的栅极被配置为接收参考信号。
10.如权利要求9所述的成像器件,其中所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管沿着第二列区域内的所述第一列方向排列。
11.如权利要求10所述的成像器件,其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的排列模式不同于所述第五晶体管、所述第六晶体管、第七晶体管和第八晶体管的排列模式。
12.一种成像器件,包括:
上芯片,其包括以列和行排列的多个像素,其中所述多个像素中的至少一个像素输出像素信号;
下芯片,其接合到所述上芯片,所述下芯片包括处理电路;以及
第一比较器,其包括第一差分晶体管和第二差分晶体管,
其中所述第一差分晶体管包括第一晶体管和第二晶体管,所述第一晶体管的栅极和所述第二晶体管的栅极被配置为接收由所述至少一个像素中的像素输出的像素信号,所述第二差分晶体管包括第三晶体管和第四晶体管,所述第三晶体管的栅极和所述第四晶体管的栅极被配置为接收参考信号,并且所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管沿着列方向排列。
13.如权利要求12所述的成像器件,其中所述第一比较器设置在所述下芯片处。
14.如权利要求12所述的成像器件,其中所述第一晶体管的源极耦合到所述第二晶体管的源极,并且所述第一晶体管的漏极耦合到所述第二晶体管的漏极。
15.如权利要求14所述的成像器件,其中所述第三晶体管的源极耦合到所述第四晶体管的源极,并且所述第三晶体管的漏极耦合到所述第四晶体管的漏极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710947352.1/1.html,转载请声明来源钻瓜专利网。