[发明专利]固态储存装置的重置电路及其重置方法

说明书

一种固态储存装置的重置电路，包括：一控制电路、一快闪记忆体阵列与一缓冲器。控制电路，包括一物理层电路与一第一输出入端口。该第一输出入端口连接至一主机的一第一重置端。该快闪记忆体阵列与该缓冲器连接至该控制电路。当该主机的该第一重置端动作一重置信号时，该第一输出入端口的准位被变更，接着，于一延迟时间后，该物理层电路的一第二重置端的准位被变更，并重置该物理层电路。

技术领域

本发明是有关于一种固态储存装置，且特别是有关于一种固态储存装置的重置电路及其重置方法。

背景技术

众所周知，早期计算机系统内部的总线包括加速绘图端口(Advanced GraphicPort，简称AGP)总线以及周边元件内连接(Peripheral Component Interconnect，简称PCI)总线。AGP总线主要是连接至绘图显示适配器(graphic card)，PCI总线则连接至其他周边装置，例如网络卡(internet card)。

由于快速周边元件内连接(PCI Express，简称PCIe)总线拥有更快的数据传输率，其已经取代传统的AGP总线以及PCI总线。也就是说，现今的计算机系统内部，所有的装置皆连接至PCIe总线。

举例来说，在现今的计算机系统中，绘图显示适配器与固态储存装置(solidstate drive，简称SSD)皆连接至PCIe总线。

请参照图1，其所绘示为现有计算机系统中固态储存装置的连接示意图。固态储存装置100利用PCIe总线120连接至主机130。

再者，固态储存装置100中包括一控制电路(control circuit)110与快闪记忆体阵列(flash array)105。其中，控制电路110连接至快闪记忆体阵列105。

控制电路110中包括一PCIe物理层电路(physical layer circuit，简称PHYcircuit)112，且主机130中包括一PCIe物理层电路132。而PCIe总线120连接于控制电路110的PCIe物理层电路112以及主机130的PCIe物理层电路132。

因此，主机130可利用PCIe总线120发出存取指令至固态储存装置100的控制电路110。举例来说，控制电路110根据写入指令，将主机130提供的写入数据存入快闪记忆体阵列105。或者，控制电路110根据读取指令，将快闪记忆体阵列105中的读取数据传递至主机130。

根据PCIe总线120的规格，PCIe总线120的多个控制信号中包括一重置信号(Resetsignal)。如图1所示，主机130的PCIe物理层电路132具有一重置端RESET1#，用以动作(activate)上述重置信号。再者，主机130的PCIe物理层电路132的重置端RESET1#通过一条信号线(physical wire)直接连接于控制电路110的PCIe物理层电路112的重置端RESET2#。因此，主机130的PCIe物理层电路132可在任何时间通过重置端RESET1#动作重置信号，并直接重置控制电路110的PCIe物理层电路112。

根据PCIe总线120的规格，PCIe总线120的重置信号，具有最高的优先权需要优先处理。换句话说，一旦控制电路110的PCIe物理层电路112的重置端RESET2#接收到重置信号时，须立即重置控制电路110的PCIe物理层电路112。由于主机130的PCIe物理层电路132可在任何时间动作重置信号，因此，如果控制电路110的PCIe物理层电路112正在执行存取指令的过程且主机130动作重置信号时，控制电路110的PCIe物理层电路112会被强制进行重置，如此可能使得控制电路110正在处理的数据损毁(data corruption)，并造成固态储存装置100无可恢复的伤害。

发明内容