[发明专利]半导体结构和形成半导体器件的方法

说明书

半导体结构包括与多个第二半导体层交错的多个第一半导体层。第一半导体层和第二半导体层具有不同的材料组分。在最上第一半导体层上方形成伪栅极堆叠件。实施第一蚀刻工艺以去除未设置在伪栅极堆叠件下面的第二半导体层的部分，从而形成多个空隙。第一蚀刻工艺在第一半导体层和第二半导体层之间具有蚀刻选择性。之后，实施第二蚀刻工艺以扩大空隙。本发明的实施例还涉及用于全环栅半导体结构的阈值电压调整。

技术领域

本发明的实施例涉及用于全环栅半导体结构的阈值电压调整。

背景技术

半导体集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小和更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小已经增加了处理和制造IC的复杂性，为了实现这些进步，需要IC处理和制造中的类似发展。

例如，已经引入多栅极器件以通过增加栅极-沟道耦合致力于改进栅极控制、减小截止电流和降低短沟道效应(SCE)。一种这样的多栅极器件是水平全环栅(HGAA)晶体管，它的栅极结构围绕它的水平沟道区域延伸，提供从所有侧进入沟道区域。HGAA晶体管与传统的互补金属氧化物半导体(CMOS)工艺兼容，允许它们在保持栅极控制和缓解SCE的同时急剧地按比例缩小。然而，由于诸如较小的耗尽区域和较小的沟道体积以及由重掺杂引起的迁移率降低的问题，因此传统的HGAA器件难以控制它的阈值电压(Vt)。

因此，虽然传统的HGAA器件对于它们的预期目的通常已经足够，但是它们不是在所有方面都已令人满意。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：提供半导体结构，所述半导体结构包括与多个第二半导体层交错的多个第一半导体层，所述第一半导体层和所述第二半导体层具有不同的材料组分；在最上第一半导体层上方形成伪栅极堆叠件；实施第一蚀刻工艺以去除未设置在所述伪栅极堆叠件下面的所述第二半导体层的部分，从而形成多个空隙，其中，所述第一蚀刻工艺在所述第一半导体层和所述第二半导体层之间具有蚀刻选择性；以及实施第二蚀刻工艺以扩大所述空隙。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：提供半导体结构，所述半导体结构包括多个第一半导体层和多个第二半导体层，所述第一半导体层和所述第二半导体层具有不同的材料组分并且在垂直方向上彼此交替设置；在最上第一半导体层上方形成多个伪栅极堆叠件；去除所述半导体结构的第一区域中的所述第二半导体层的部分，从而在所述第一区域中的所述第二半导体层的去除部分的位置形成多个第一间隔；经由横向蚀刻工艺水平地延伸所述第一间隔；以及之后，去除所述半导体结构的第二区域中的所述第二半导体层的部分，从而在所述第二区域中的所述第二半导体层的去除部分的位置形成多个第二间隔，其中，所述第一区域中的所述第二半导体层的剩余部分与所述第二区域中的所述第二半导体层的剩余部分具有不同的水平尺寸。

本发明的又一实施例提供了一种半导体结构，包括：多个纳米线，每个均在第一方向上延伸，其中，所述纳米线在垂直于所述第一方向的第二方向上彼此堆叠；以及多个第一栅极结构和第二栅极结构，每个均包裹所述纳米线的相应的一个纳米线，其中，所述第一栅极结构的每个均具有在所述第一方向上测量的第一尺寸，并且其中，所述第二栅极结构的每个均具有在所述第一方向上测量的第二尺寸，所述第一尺寸大于或小于所述第二尺寸。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图5A是根据本发明的各个方面的处于制造的各个阶段的半导体结构的截面侧视图。