[发明专利]半导体装置的制作方法

说明书

本发明公开一种半导体装置的制作方法，其包括下列步骤，在半导体基底的第一区与第二区上分别形成多个第一栅极结构与多个第二栅极结构。第二栅极结构之间的间距大于第一栅极结构之间的间距。进行第一离子注入制作工艺，用以于第一栅极结构之间形成第一掺杂区。进行第二离子注入制作工艺，用以于第二栅极结构之间形成第二掺杂区。第二离子注入制作工艺的倾斜角度大于第一离子注入制作工艺的倾斜角度。第二离子注入制作工艺的注入剂量低于第一离子注入制作工艺的注入剂量。进行蚀刻制作工艺，用以移除至少部分的第一掺杂区而形成第一凹陷，且用以移除至少部分的第二掺杂区而形成第二凹陷。

技术领域

本发明涉及一种半导体装置的制作方法，尤其是涉及一种包括离子注入制作工艺的半导体装置的制作方法。

背景技术

随着半导体集成电路工业的技术发展，越来越多的半导体装置可被整合于一半导体集成电路(integrated circuit，IC)中，而个别半导体装置的体积则变得越来越小。场效晶体管(field-effect transistor，FET)为半导体IC中当作基础单元的典型半导体装置。一个场效晶体管可包括一栅极结构形成于一半导体基底上以及一源极与一漏极形成于半导体基底中且与栅极结构相邻。在现有技术中，源极与漏极以对半导体基底进行掺杂而形成。随着集成电路的集成度越来越高且集成电路中的场效晶体管越来越小，许多不同的制作工艺被开发来形成源极与漏极，而其中一种制作工艺是利用外延技术来形成源极与漏极。在此制作工艺中，半导体基底被蚀刻而形成凹陷，并接着于凹陷中以外延方式形成半导体材料而由此形成源极与漏极。

在凹陷中所形成的半导体材料可视不同种类的场效晶体管而有所变化。举例来说，若要形成P型通道场效晶体管，可于凹陷中形成硅锗(SiGe)材料以形成源极与漏极。由于硅锗具有比硅更大的晶格常数，故硅锗的源极与漏极会对场效晶体管的通道产生压缩应力，进而使得通道的空穴迁移率增加。此外，若要形成N型通道场效晶体管，可于凹陷中形成掺杂磷的硅(Si:P)以形成源极与漏极。然而，外延成长所形成的材料容易受到叠差(stacking fault)等缺陷状况影响其材料特性，而当此些缺陷状况分布不均匀时，不但会使得晶体管的电性表现发生变化，另一方面也会导致不同晶体管之间的电性均匀性变差而直接影响到生产良率。

发明内容

本发明提供了一种半导体装置的制作方法，对于具有不同栅极结构间距的区域进行不同制作工艺条件的离子注入制作工艺以形成所需的掺杂区，由此减少离子注入制作工艺对于具有不同栅极结构间距的区域所造成的影响差异，进而达到改善半导体装置的电性均匀性的效果。

本发明的一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，提供一半导体基底，半导体基底上定义有一第一区与一第二区。在半导体基底的第一区上形成多个第一栅极结构。在半导体基底的第二区上形成多个第二栅极结构。多个第二栅极结构之间的间距大于多个第一栅极结构之间的间距。进行一第一离子注入制作工艺，用以于多个第一栅极结构之间的半导体基底中形成一第一掺杂区。进行一第二离子注入制作工艺，用以于多个第二栅极结构之间的半导体基底中形成一第二掺杂区。第二离子注入制作工艺的倾斜角度大于第一离子注入制作工艺的倾斜角度，且第二离子注入制作工艺的注入剂量低于第一离子注入制作工艺的注入剂量。进行一蚀刻制作工艺，用以移除至少部分的第一掺杂区而于半导体基底中形成一第一凹陷，且用以移除至少部分的第二掺杂区而于半导体基底中形成一第二凹陷。

附图说明

图1至图6为本发明第一实施例的半导体装置的制作方法示意图，其中

图2为沿图1中A-A’剖线所绘示的剖视图；

图3为图2之后的状况示意图；

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图。