[发明专利]一种带锁存功能的比较器

说明书

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种带锁存功能的比较器。

背景技术

比较器是将两个模拟电压信号相比较的电路。比较器的两路输入为模拟信号，输出则为二进制信号0或1，当输入电压的差值增大或减小且正负符号不变时，其输出保持恒定。

传统的比较器电路如图1所示，包括第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3；第一NMOS晶体管N1的栅极接负输入端U_IN，源极接第二NMOS晶体管N2的源极和第三NMOS晶体管N3的漏极，漏极接第一PMOS晶体管P1的栅极和漏极；第二NMOS晶体管N2的栅极接正输入端U_IP，漏极接第二PMOS晶体管P2的漏极和第三PMOS晶体管P3的栅极；第一PMOS晶体管P1的源极接电源；栅极接第二PMOS晶体管P2的栅极；第二PMOS晶体管P2的源极接电源；第三NMOS晶体管N3的栅极接偏置电流输入端BIAS，源极接地；第三PMOS晶体管P3的源极接电源，漏极接输出端U_OUT；第四NMOS晶体管N4的栅极接偏置电流输入端BIAS，源极接地，漏极接输出端U_OUT。

传统的比较器电路由于没有对输入输出结果进行锁存，所以在外界环境(如电源电压、环境温度等)变化的情况下，即使输入完全没有变化，也可能会造成输出的误翻转。

发明内容

为解决现有比较器电路容易误翻转的技术问题，本发明对传统的比较器电路进行了改进，提供了一种带锁存功能的比较器电路。

本发明提供的一种带锁存功能的比较器电路包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极接第二输出端VOUT2，漏极接第一输出端VOUT1；第二PMOS晶体管P2的源极接电源，栅极接第一输出端VOUT1，漏极接第二输出端VOUT2；第一NMOS晶体管N1的栅极接第二输出端VOUT2，漏极接第一输出端VOUT1，源极接第三NMOS晶体管N3的漏极；第二NMOS晶体管N2的栅极接第一输出端VOUT1，漏极接第二输出端VOUT2，源极接第四NMOS晶体管N4的漏极；第三NMOS晶体管N3的栅极接第一输入端VIN1，源极接第四NMOS晶体管N4的源极和第五NMOS晶体管N5的漏极；第四NMOS晶体管N4的栅极接第二输入端VIN2；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接地。

本发明的带锁存功能的比较器和传统的比较器电路相比，在不增加器件的基础上，引入了由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2构成的锁存回路。与现有的比较器电路相比，本发明的比较器输出稳定，不容易受电源电压、环境温度等外部干扰，大大提升了比较器的稳定性。此外，本发明具有增益大，功耗低的优点，适用于要求低功耗的场合。

附图说明

图1是传统的比较器的电路结构示意图；

图2是本发明的带锁存功能的比较器的电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

为解决传统比较器电路容易误翻转的技术问题，本发明对传统的比较器电路进行了改进，提供了一种带锁存功能的比较器电路。