[发明专利]一种半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，具体地涉及一种半导体器件及其形成方法。

背景技术

作为半导体器件的一个重要分支，图像传感器是将光学图像信号转换为电信号的半导体器件。在种类繁多的图像传感器中，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)图像传感器因其体积小、功耗低、价格低廉的优点而得到广泛应用。

现有的CMOS图像传感器中包括用于将光信号转换为电信号的光电传感器，所述光电传感器通常为形成于硅衬底中的光电二极管。为了提高CMOS图像传感器的光电转换性能，通常需要在CMOS中以阵列的形式排布多个光电二极管，其中，每一个光电二极管称为一个像素，由多个光电二极管阵列排布形成的区域称为像素区。

为了避免电子串扰等串扰问题，需要进行像素隔离，亦即需要在相邻的两个光电二极管之间进行隔离，以防止电子从一个像素跑到相邻像素影响器件性能。

现有技术主要采用深沟槽隔离(Deep Trench Isolation，简称DTI)的方式实现像素隔离。但是，随着器件尺寸的减小，像素的满井容量也越来越小，极大的影响器件的图像传感性能。

为了提高像素满井容量，需要纵向(也即在硅衬底的厚度方向)延长光电二极管的长度。但是，随着光电二极管的长度的增大，现有的DTI工艺无法对增长的光电二极管进行有效隔离，导致电子串扰现象加剧，影响器件性能。

在现阶段，大多数情况下，无法提供一种较好的图像传感器及其形成方法，能够同时兼顾光电二极管的长度和隔离的深度，从而在提高像素的满井容量的同时，还能解决电子串扰问题。

发明内容

本发明解决的技术问题是如何兼顾光电二极管的长度和隔离的深度，以在提高满井容量的同时解决电子串扰问题。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。

可选的，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。

可选的，所述形成方法还包括：在所述沟槽中填充介质材料，以形成介质层；对所述半导体衬底进行退火处理。

可选的，所述沟槽形成于所述半导体衬底的背面，进行所述退火处理时，退火温度在1000-1200℃之间。

可选的，所述第一掺杂层的掺杂类型为P型，所述第二掺杂层的掺杂类型为N型

可选的，所述半导体器件为图像传感器。

本发明实施例还提供一种半导体器件，包括：半导体衬底，所述半导体衬底内具有光电二极管，所述光电二极管包括第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；沟槽，位于相邻的光电二极管之间；离子注入区，位于所述沟槽的底部至所述第一掺杂层之间，所述离子注入区的掺杂类型与所述第一掺杂层的掺杂类型相同。

可选的，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。

可选的，所述半导体器件还包括：填充于所述沟槽中的介质层。

可选的，所述半导体器件为图像传感器。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例所述半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。较之现有仅通过挖沟槽来隔离相邻光电二极管的技术方案，本发明实施例的技术方案在所形成的沟槽底部进行离子注入，将所述沟槽底部的第二掺杂层的掺杂类型改变为与相邻沟槽之间的第二掺杂层的掺杂类型相反，亦即使所述沟槽底部的第二掺杂层的掺杂类型与所述第一掺杂层的掺杂类型相同，使得所述沟槽底部的第二掺杂层能够与所述沟槽一同形成隔离结构，避免相邻光电二极管之间出现电子串扰现象。