[发明专利]栅极驱动电路以及使用该栅极驱动电路的显示装置

权利要求书

1.一种栅极驱动电路，包括：

控制Q节点的电压的Q节点控制器；

控制QB节点的电压的QB节点控制器；以及

输出单元，其通过根据所述Q节点的电压和所述QB节点的电压控制输出端的充电和放电来产生与第1时钟的一部分同步的脉冲型的输出信号，

其中，所述QB节点控制器在所述Q节点控制器输出用于所述Q节点的低电平电压的非扫描时段期间以交替方式控制所述QB节点的电压，

其中，所述QB节点控制器包括由在高电平电压状态下彼此不重叠的所述第1时钟和第2时钟分别控制的第9晶体管和第11晶体管，并且所述第9晶体管和所述第11晶体管使得所述QB节点的电压在所述非扫描时段期间在高电平电压和低电平电压之间摆动，以及

其中，所述第1时钟和所述第2时钟的脉冲宽度延续3个水平周期，并且所述第2时钟领先或滞后所述第1时钟4个水平周期。

2.根据权利要求1所述的栅极驱动电路，其中，所述QB节点控制器包括第12晶体管，所述第12晶体管在所述输出单元以高电平电压驱动输出端或者所述Q节点控制器以高电平电压驱动所述Q节点的时段期间，将所述QB节点的电压控制到低电平电压。

3.根据权利要求2所述的栅极驱动电路，其中，所述第9晶体管具有连接至所述第1时钟的漏极和栅极，以及连接至所述QB节点的源极；

其中，所述第11晶体管具有连接至所述QB节点的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极、以及连接至低电平电力线的源极；以及

其中，所述第12晶体管具有连接至所述QB节点的漏极、连接至所述输出端或所述Q节点的栅极、以及连接至低电平电力线的源极。

4.根据权利要求2所述的栅极驱动电路，还包括进位产生单元，所述进位产生单元包括第13晶体管和第14晶体管并且产生与所述输出信号同步的进位信号，所述第13晶体管具有连接至所述第1时钟的漏极、连接至所述Q节点的栅极和输出所述进位信号的源极，所述第14晶体管具有连接至所述第13晶体管的源极的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极以及连接至低电平电力线的源极，以及

其中，在所述QB节点控制器中，所述第9晶体管具有连接至所述第1时钟的漏极和栅极以及连接至所述QB节点的源极；所述第11晶体管具有连接至所述QB节点的漏极，连接至所述第2时钟的栅极以及连接至低电平电力线的源极；并且所述第12晶体管具有连接至所述QB节点的漏极，连接至所述第13晶体管的源极的栅极以及连接至低电平电力线的源极。

5.根据权利要求1所述的栅极驱动电路，其中，所述输出单元包括通过所述Q节点的自举以及对所述输出端的充电而接通的第5晶体管，以及根据连接所述Q节点和所述输出端的电容器的电压以及所述QB节点的电压对所述输出端进行放电的第8晶体管。

6.根据权利要求5所述的栅极驱动电路，其中，所述输出单元还包括以与所述第8晶体管交替的方式对所述输出端进行放电的第7晶体管。

7.根据权利要求6所述的栅极驱动电路，其中，所述输出单元还包括第6晶体管，其在所述非扫描时段期间根据所述输出端的高电平电压将所述输出端改变为低电平电压。

8.根据权利要求7所述的栅极驱动电路，其中，所述第5晶体管具有连接至所述第1时钟的漏极，连接至所述Q节点的栅极以及连接至所述输出端的源极；

所述第6晶体管具有连接至所述第1时钟的漏极，以及连接至所述输出端的栅极和源极；

所述第7晶体管具有连接至所述输出端的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极、以及连接至低电平电力线的源极；以及

所述第8晶体管具有连接至所述输出端的漏极、连接至所述QB节点的栅极以及连接至所述低电平电力线的源极。