[发明专利]堆叠式半导体封装件

说明书

提供了一种堆叠式半导体封装件，其具有各种尺寸的各种类型的半导体芯片并且能够小型化。堆叠式半导体封装件包括基体基底层和设置在基体基底层的顶表面上的子半导体封装件。子半导体封装件包括：多个子半导体芯片，彼此分隔开；子模层，填充多个子半导体芯片之间的空间，以围绕多个子半导体芯片的侧表面。堆叠式半导体封装件包括堆叠在子半导体封装件上的至少一个主半导体芯片，至少一个主半导体芯片通过第一电连接构件电连接到基体基底层。

本申请要求于2016年11月10日在韩国知识产权局提交的第10-2016-0149557号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及一种堆叠式半导体封装件，更具体地，涉及一种具有具备各种尺寸的多个半导体芯片的堆叠式半导体封装件。

背景技术

随着电子工业的快速发展，电子装置已经被制造为尺寸缩减的且轻量的，并且具有高容量。因此，已经开发出包括多个半导体芯片的半导体封装件。此外，已经开发出其中的每个包括具有各种尺寸的各种类型的半导体芯片的半导体封装件。期望这些半导体封装件继续减小尺寸和重量。

发明内容

公开的实施例提供一种堆叠式半导体封装件，所述堆叠式半导体封装件具有具备各种面积的各种类型的半导体芯片并能够小型化。

根据发明构思的一方面，一种堆叠式半导体封装件包括：基体基底层；子半导体封装件，设置在基体基底层的顶表面上。子半导体封装件包括：多个子半导体芯片，彼此水平地分隔开；子模层，填充所述多个子半导体芯片之间的空间，以围绕所述多个子半导体芯片的侧表面；再分配结构，设置在所述多个子半导体芯片的有源表面上以及子模层上，再分配结构包括电连接到基体基底层的再分配焊盘以及被构造为将所述多个子半导体芯片中的至少一些与再分配焊盘连接的再分配导电层。堆叠式半导体封装件包括堆叠在子半导体封装件上的至少一个主半导体芯片，所述至少一个主半导体芯片通过第一电连接构件电连接到基体基底层。

根据发明构思的另一方面，一种堆叠式半导体封装件包括：子半导体封装件，所述子半导体封装件包括水平地彼此分隔开的多个子半导体芯片、填充所述多个子半导体芯片之间的空间的子模层以及包括再分配焊盘和再分配导电层的再分配结构，再分配导电层被构造为将所述多个子半导体芯片中的至少一些与再分配焊盘连接，再分配结构位于所述多个子半导体芯片的有源表面上以及子模层上；多个主半导体芯片，每个主半导体芯片具有与子半导体封装件的面积相同的面积，所述多个主半导体芯片以阶梯形式堆叠在子半导体封装件上。

根据发明构思的另一方面，一种堆叠式半导体封装件包括基体封装件基底和设置在基体封装件基底上的子半导体封装件。子半导体封装件包括：多个第一半导体芯片，彼此水平地分隔开，当从平面图观察时，其中的至少两个第一半导体芯片具有彼此不同的面积；子模层，填充所述第一半导体芯片之间的空间；子封装件基底，设置在所述多个第一半导体芯片和子模层上。所述堆叠式半导体封装件还至少包括设置在子半导体封装件上的第二半导体芯片。当从平面图观察时，所述第二半导体芯片具有比所述多个第一半导体芯片中的每个的面积大的面积。所述堆叠式半导体封装件还包括覆盖子半导体封装件和第二半导体芯片的模层。从平面图观察时，子半导体封装件可以具有与第二半导体芯片的面积相同的面积。

附图说明

通过下面结合附图的详细描述，将更清楚地理解各种实施例，其中：

图1A和图1B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；

图2A和图2B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；

图3A和图3B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；

图4A和图4B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；

图5A和图5B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；