[发明专利]导体和包括导体的半导体器件及其制造方法

说明书

本发明的实施例提供了一种用于半导体器件的导体及其制造方法，该方法包括：在基底上形成结构；以及从结构中消除第一组的构件的所选择的部分和第二组的构件的所选择的部分。该结构包括：平行于第一方向布置的覆盖的第一导体；以及平行于覆盖的第一导体布置并且与覆盖的第一导体交织的覆盖的第二导体。覆盖的第一导体组织成至少第一组和第二组。第一组的每个构件均具有第一蚀刻灵敏度的第一盖。第二组的每个构件均具有第二蚀刻灵敏度的第二盖。每个覆盖的第二导体均具有第三蚀刻灵敏度。第一蚀刻灵敏度、第二蚀刻灵敏度和第三蚀刻灵敏度不同。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及导体和包括导体的半导体器件及其制造方法。

背景技术

光刻技术用于制造集成电路。由于在光刻胶的曝光中使用光，当晶圆上的两个器件彼此太靠近时，会发生光学邻近效应。光学邻近效应是由于紧密间隔的部件之间的光的衍射和干扰，从而形成光刻图像中的线度受附近其他部件的影响。邻近效应影响例如接触件(诸如，栅电极和漏极/源极电极)的部件的形成中的工艺控制。

双重图案化是一种用于光刻以提高部件密度而发展的技术。通常，为了在晶圆上形成集成电路的部件而使用光刻技术，其中，该光刻技术包括施加光刻胶，并且在光刻胶上限定图案。首先，将图案化的光刻胶中的图案限定在光刻掩模中，并且通过光刻掩模中的透明部分或不透明部分实施。然后将光刻胶中的图案转印至制造的部件。

随着集成电路的持续的按比例缩小，光学邻近效应将带来越来越大的问题。当两个独立的部件彼此太接近时，各部件之间的间距和/或节距可能超出光源的分辨率极限。根据双重图案化技术，将位置紧邻的部件分为同一双重图案化掩模组的两个掩模，其中，两个掩模用于对该层进行图案化。在双重图案化掩模的每个中，各部件之间的距离相比于单个掩模中各部件之间的距离增加，因此克服了分辨率极限。

发明内容

根据本发明的一个方面，提供了一种制造用于半导体器件的导体的方法，所述方法包括：在基底上形成结构，所述结构包括：覆盖的第一导体，平行于第一方向布置；和覆盖的第二导体，平行于所述覆盖的第一导体布置并且与所述覆盖的第一导体交织；其中，所述覆盖的第一导体被组织成至少第一组和第二组；所述第一组的每个构件均具有第一蚀刻灵敏度的第一盖；所述第二组的每个构件均具有第二蚀刻灵敏度的第二盖；每个所述第二导体均具有第三蚀刻灵敏度的第三盖；并且所述第一蚀刻灵敏度、所述第二蚀刻灵敏度和所述第三蚀刻灵敏度彼此不同；以及从所述结构中消除所述第一组的构件的所选择的部分和所述第二组的构件的所选择的部分。

根据本发明的另一个方面，提供了一种制造用于半导体器件的导体的方法，所述方法包括：在基底上形成结构，所述基底包括在第二方向上布置的平行的鳍、在第一方向上布置的平行的覆盖的漏电极/源电极、以及平行于所述覆盖的漏电极/源电极布置并且与所述覆盖的漏电极/源电极交织的覆盖的栅电极，所述第一方向与所述第二方向正交，所述覆盖的漏电极/源电极组织成至少第一组和第二组；所述第一组的每个构件均具有第一蚀刻灵敏度的第一盖；所述第二组的每个构件均具有第二蚀刻灵敏度的第二盖；和所述第一蚀刻灵敏度、所述第二蚀刻灵敏度是不同的；从所述第一组的构件的所选择的部分中去除所述第一盖，产生所述覆盖的漏电极/源电极的第一未覆盖部分；从所述第二组的构件的所选择的部分中去除所述第二盖，产生所述覆盖的漏电极/源电极的第二未覆盖部分；以及从所述结构中去除所述覆盖的漏电极/源电极的所述第一未覆盖部分和所述第二未覆盖部分。

根据本发明的又一个方面，提供了一种用于制造半导体器件的导体的布置，所述布置包括：基底，包括在第二方向上布置的平行的晶体管沟道结构；覆盖的第一导体，平行于第一方向布置，所述第一方向与所述第二方向正交；以及覆盖的第二导体，平行于所述覆盖的第一导体布置并且与所述覆盖的第一导体交织，每个所述第二导体具有第三蚀刻灵敏度ES3的第三盖；其中，所述覆盖的第一导体组织成至少第一组和第二组；所述第一组的每个构件均具有第一蚀刻灵敏度ES1的第一盖；所述第二组的每个构件均具有第二蚀刻灵敏度ES2的第二盖；和所述第一蚀刻灵敏度、所述第二蚀刻灵敏度和所述第三蚀刻灵敏度彼此不同。