[发明专利]处理器和控制工作流的方法

说明书

公开一种处理器和控制工作流的方法。一种处理器包括：多个存储器单位，所述多个存储器单位中的每个包括多个存储器单元，其中，所述多个存储器单位中的每个可被配置为作为存储器、作为计算单元、或作为混合存储器‑计算单元而操作。

本申请要求于2016年10月27日提交的第62/413,973号美国临时专利申请、于2016年10月27日提交的第62/413,977号美国临时专利申请、于2016年10月28日提交的第62/414,426号美国临时专利申请、于2017年4月13日提交的第62/485,370号美国临时专利申请以及于2017年5月15日提交的第15/595,887号美国专利申请的优先权权益，上述申请的全部内容通过引用包含于此。

技术领域

根据本发明的实施例的一个或多个方面涉及一种基于DRAM的处理单元(DPU)，更具体地，涉及一种DPU集群架构。

背景技术

基于DRAM的处理单元(DPU)可用作用于其他处理器和/或图形加速器(诸如，例如，图形处理器(GPU)和专用集成电路(ASIC))的替换加速器。相应于DPU的新的生态系统可设置被设计为实现针对DPU的改进的或优化的映射和调度的驱动器和库。

DPU可以是可重新配置和可编程的。例如，DRAM单元所提供的逻辑可被配置(或重新配置)为提供不同的运算(例如，加法器、乘法器等)。例如，DPU可基于稍作修改的三晶体管一电容器(3T1C)/一晶体管一电容器(1T1C)的DRAM处理和结构。因为DPU通常不包含特定的计算逻辑(例如，加法器)，因此存储器单元可用于计算。

发明内容

本发明的实施例的多个方面指向具有多个基于DRAM的处理单元(DPU)的集群架构的方法和关联结构。

虽然每个DPU可具有例如16千兆字节(16GB)的容量并且可在一个芯片上具有8兆(8M)计算单元，但是每个DPU可能远落后于例如包括百亿神经元的人脑。例如，可需要成百上千的DPU来实现类似人脑的神经网络(NN)。根据一个或多个示例实施例，多DPU扩展架构可用于提供类似人脑的NN。

相比于中央处理器(CPU)/图形处理器(GPU)扩展，DPU更像是存储器(例如，DIMM)扩展，并且支持更大数量的集成。此外，通信开销可被减小或最小化。

根据本发明的示例实施例，一种处理器包括：多个存储器单位，所述多个存储器单位中的每个包括多个存储器单元，其中，所述多个存储器单位中的每个可被配置为作为存储器、作为计算单元或作为混合存储器-计算单元而操作。

所述多个存储器单位中的至少一个可被配置为从主机接收任务。

所述多个存储器单位可被配置为由主机控制，主机被配置为执行所述多个存储器单位的任务划分、向所述多个存储器单位分配数据、从所述多个存储器单位收集数据或向所述多个存储器单位分配任务中的至少一个。

处理器还可包括：被配置为存储存储器单位-任务映射信息的存储单元。

每个存储器单位可包括DRAM。

被配置为计算单元的存储器单位可被配置为：如果所述计算单元中没有计算单元可用于执行或能够执行整个任务，则各自执行任务的对应部分。

所述多个存储器单位可被布置为可扩展集群架构。

处理器还可包括：多个存储器控制器，所述多个存储器控制器中的每个被配置为控制所述多个存储器单位中的一个或多个。

处理器还可包括：用于在所述多个存储器单位之间路由工作流的多个路由器。

所述多个路由器中的至少一个可嵌入在所述多个存储器控制器中的对应的一个中。