[发明专利]一种波形信号自适应计数方法

说明书

本发明公开一种波形信号自适应计数方法，包括：将波形输入信号进行分频处理，得到的新信号的高电平或低电平为原始信号的整个周期；利用时钟信号对经过分频后的高电平进行计数；对计数求取差值；判断差值绝对值与差值阈值λ的大小；对正常数据进行输出，对非正常数据进行加法运算后，输出正常值；最终得到计数总量。本发明对波形输入信号先进行分频处理，再利用时钟信号对经过分频后的高电平进行计数，再对计数进行分组，按组分别判定计数是否属于正常数据，最后输出想要数据，即得到波形信号自适应计数结果，有效的提升了信号周期计算准确率。

技术领域

本发明涉及特殊信号测试与检测技术领域，特别是涉及一种波形信号自适应计数方法。

背景技术

在地质勘探、通用测试等特殊要求领域，数字式电子计数器具有重要的应用价值。

中国知识产权局网站公布了一种数字式电子计数器(申请号：201110107653.6)，包括CPU、显示器模块、信号采集模块、报警模块、实时时钟数据存储模块、键盘、电源模块，所述的CPU分别与显示器模块、信号采集模块、实时时钟数据存储模块、键盘连接，所述的显示器模块与报警模块连接，所述的电源模块分别与CPU、显示器模块、信号采集模块、报警模块、实时时钟数据存储模块、键盘连接。与现有技术相比，本发明具有响应度较高、交直流电两用、耗能低、价格低、无机械碰撞、无磨损、使用寿命长等优点。但是该数字计数器无法针对低频信号的缓慢上升沿进行正确计数，因为在输入的被计数检测的信号上升沿电平在数字计数器的高电平与低电平之间的时候容易造成误判，出现多次高频计数的情况。如FPGA的3.3V接口就容易使被检测上升沿在0.8V至2V之间的上升期被判定为多次波形，而实际这个上升或者下降只是这个被检测计数信号的一个边沿而已。

因为低频信号的上升沿和下降沿都比缓慢，导致这个信号在上升或下降到信号检测数字处理器的高电平或低电平的中间电平的时候，判定此时的电平为1或0，造成计数的错误。

现有技术主要需要大量的硬件检测系统进行波形的上升沿与下降沿检测，否则会导致波形频率检测计数错误。但是引入这些硬件将会带来功耗、成本、设计空间上的大幅度增加，同时还容易导致电平不匹配造成的寿命问题。

因此，开发一种过程精简、操作方便且能适用于数字器件高电平与低电平中间的过渡电平的信号频率计数的方法具有重要意义。

发明内容

本发明提供一种波形信号自适应计数方法，针对数字器件高电平与低电平中间的过渡电平而导致的多重计数而产生的错误信息，进行信号频率计数的一种方法，尤其是适用于低功耗、小体积、信号质量高、频率低、正弦波输入等条件下，具体技术方案如下：

一种波形信号自适应计数方法，其特征在于：所述方法包括如下步骤：

步骤一、将波形输入信号进行分频处理，得到的新信号的高电平或低电平为原始信号的整个周期；

步骤二、利用时钟信号对经过分频后的高电平进行计数，对计数依次分为N组，每组包含m个计数结果，其中：N为大于等于1的自然数，m取值为8-15；

步骤三、对第i组中相邻的两个计数依次求取差值记为ΔTj，i为大于等于1小于等于N的自然数，j为大于等于1且小于等于m-1的自然数；

步骤四、判断|ΔTj|与差值阈值λ的大小，若|ΔTj|均小于等于差值阈值λ，则直接将第i组中的计数结果依次输出，否则进入下一步；

步骤五、若|ΔTj|大于差值阈值λ，则判定为正常数据，直接将第i组中的正常数据依次输出；若|ΔTj|小于等于差值阈值λ，则判定为非正常数据，进入下一步；

步骤六、对非正常数据进行加法运算后，输出正常值，进入下一步；

步骤七、取i＝i+1；若i小于等于N，则返回步骤三；若i大于N，则结束。