[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示面板

权利要求书

1.一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、栅压输出模块、复位控制模块和第一复位模块；

所述输入模块，通过第一节点分别与所述上拉模块、所述复位控制模块连接；用于拉高或拉低所述第一节点处的电压；

所述栅压输出模块，通过第二节点与所述上拉模块连接；用于在时钟信号端控制下向栅压输出端输出时钟信号；

所述复位控制模块，通过第三节点与所述第一复位模块连接，并与低电平电压端连接；用于开启或关闭所述第一复位模块；

所述第一复位模块，分别与所述第二节点、所述栅压输出端以及低电平电压端连接；用于对所述第二节点处的电压以及所述栅压输出端的电压进行复位；

所述上拉模块，包括至少两个晶体管，第一晶体管和第二晶体管，用于在直流信号输入端输入信号的控制下交替开启，拉高所述第二节点处的电压；其中，所述第一晶体管的栅极和所述第二晶体管的栅极，均与所述直流信号输入端连接；所述第一晶体管的第一电极与所述第二晶体管的第一电极连接，所述第一晶体管的第二电极与所述第二晶体管的第二电极连接；

所述移位寄存器单元还包括：级联输出模块；

所述级联输出模块，通过所述第二节点分别与所述上拉模块和所述栅压输出模块连接，并与所述时钟信号端连接；用于向所述级联输出端输出时钟信号；

其中，从所述级联输出端输出的时钟信号，用于作为下一级移位寄存器单元的级联输入端；

所述级联输出模块包括第三晶体管；

所述第三晶体管的栅极与所述第二节点连接，所述第三晶体管的第一电极与所述时钟信号端连接，所述第三晶体管的第二电极与所述级联输出端连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，

所述上拉模块，包括第一晶体管和第二晶体管，其中，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管。

3.根据权利要求1或2所述的移位寄存器单元，其特征在于，

所述复位控制模块，包括至少两个晶体管；各晶体管分别与所述直流信号输入端连接，用于在所述直流信号输入端输入信号的控制下交替开启。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：第二复位模块；

所述第二复位模块，与所述栅压输出端连接，并与所述低电平电压端连接；用于在所述时钟信号为低电平时持续对所述栅压输出端的电压进行复位。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二复位模块包括第五晶体管；所述栅压输出模块包括第四晶体管；

所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管；

所述第四晶体管的栅极与所述第二节点连接，所述第四晶体管的第一电极与所述时钟信号端连接，所述第四晶体管的第二电极与所述栅压输出端连接；

所述第五晶体管的栅极与所述时钟信号端连接，所述第五晶体管的第一电极与所述低电平电压端连接，所述第五晶体管的第二电极与所述栅压输出端连接。

6.一种栅极驱动电路，其特征在于，包括至少一级如权利要求1至5中任一项所述的移位寄存器单元；

第一级移位寄存器单元的级联输入端与帧触发信号端相连；

除第一级移位寄存器单元之外，其余各级移位寄存器单元的级联输入端分别与上一级移位寄存器单元的级联输出端相连；

除最后一级移位寄存器单元之外，其余各级移位寄存器单元的复位端分别与下一级移位寄存器单元的级联输出端相连。

7.一种栅极驱动电路的驱动方法，其特征在于，应用于如权利要求1至5中任一项所述的移位寄存器单元，所述驱动方法包括：预充电阶段、高电平输出阶段、低电平输出阶段和复位阶段；

在所述预充电阶段、高电平输出阶段、低电平输出阶段和复位阶段，上拉模块中与直流信号输入端连接的至少两个晶体管，在所述直流信号输入端输入信号的控制下，处于交替开启状态。