[发明专利]一种延时电路

权利要求书

1.一种延时电路，其特征在于，其包括电平输出端、延时模块、输入模块和输出模块，所述电平输出端用于输出电平信号，所述输入模块的输入端连接电平输出端，所述输入模块的输出端连接所述延时模块的输入端，所述延时模块的输出端连接所述输出模块的输入端，所述输出模块输出延时电平信号，所述延时模块包括晶体管，用于对电平信号进行延时，生成延时电平信号。

2.根据权利要求1所述的一种延时电路，其特征在于，所述电路还包括漏电保护模块，所述漏电保护模块的输入端与所述输入模块的输出端连接，所述漏电保护模块的输出端与所述输出模块的输入端连接。

3.根据权利要求2所述的一种延时电路，其特征在于，所述输入模块包括第一输入电路和第二输入电路，所述第一输入电路包括第一PMOS晶体管和第二PMOS晶体管，所述第二输入电路包括第一NMOS晶体管和第二NMOS晶体管，所述第一PMOS晶体管的栅极、第二PMOS晶体管的栅极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极均与电平输出端连接，所述第一PMOS晶体管的源极和第二PMOS晶体管的源极均连接电源，第一PMOS晶体管的漏极与第一NMOS晶体管的漏极连接，第一NMOS晶体管的源极与第二PMOS晶体管的漏极连接，第二NMOS晶体管的源极连接电源地。

4.根据权利要求3所述的一种延时电路，其特征在于，所述延时模块包括第四NMOS晶体管和第五NMOS晶体管，所述第四NMOS晶体管等效为电阻，所述第五NMOS晶体管等效为电容。

5.根据权利要求4所述的一种延时电路，其特征在于，所述第四NMOS晶体管的栅极连接电源，所述第四NMOS晶体管的漏极连接所述第一NMOS晶体管的源极，所述第四NMOS晶体管的源极连接所述第二NMOS晶体管的漏极，所述第五NMOS晶体管的栅极连接所述第二PMOS晶体管的漏极，所述第五NMOS晶体管的源极和漏极均连接电源地。

6.根据权利要求5所述的一种延时电路，其特征在于，所述输出模块包括第三PMOS晶体管和第三NMOS晶体管，所述第三PMOS晶体管的栅极分别与第一PMOS晶体管的漏极、第一NMOS晶体管的漏极、第三NMOS晶体管的栅极连接，所述第三PMOS晶体管的源极连接电源，所述第三NMOS晶体管的源极连接电源地，所述第三PMOS晶体管的漏极和所述第三NMOS晶体管的漏极均作为输出模块的输出端，用于输出延时电平信号。

7.根据权利要求6所述的一种延时电路，其特征在于，所述漏电保护模块包括第六NMOS晶体管，所述第六NMOS晶体管的栅极分别与第三PMOS晶体管的漏极和第三NMOS晶体管的漏极连接，所述第六NMOS晶体管的源极分别与第二NMOS晶体管的漏极和第四NMOS晶体管的源极连接，所述第六NMOS晶体管的漏极分别与第一PMOS晶体管的漏极、第一NMOS晶体管的漏极、第三PMOS晶体管的栅极、第三NMOS晶体管的栅极连接。