[发明专利]叠对监测及控制方法

说明书

本公开提供一种叠对监测及控制方法，包括通过一图案化机台以图案化一基板、从基板上的多个场域收集多个叠对误差、通过应用第一过滤操作及不同于第一过滤操作的第二过滤操作从多个叠对误差识别噪声。上述方法进一步包括将未被识别为噪声的多个叠对误差分类为一过滤后的叠对误差集合。基于过滤后的叠对误差集合计算一叠对补偿，并且根据此叠对补偿执行一补偿程序到图案化机台。本公开提供一种叠对监测及控制方法可达到全映射(full mapping)及场域内高阶程序校正，而不需减少光刻曝光制程的生产率，亦提供动态前馈的控制以减少叠对误差，提升晶圆与晶圆以及批次与批次间的叠对品质。

技术领域

本公开涉及半导体制造技术领域，具体涉及用以确保半导体层间的对位品质的叠对监测及控制，特别涉及降低噪声以增加叠对校正的精确性。

背景技术

半导体集成电路(IC)工业呈指数成长。在IC材料及IC设计的技术进步产生多个IC世代，每一个IC世代比上一个IC世代有更小及更复杂的电路。在IC发展过程中，当几何尺寸(例如：用制程可作出的最小部件(或线路))下降时，功能密度(例如：每一芯片区域的相连元件数量)通常都会增加。此微缩过程通过增加生产效率及降低相关成本提供了优势。此微缩亦增加了IC制程及制造的复杂性，为实现这些进步，需要在IC制程及制造有相似的发展。

因先进技术节点的小特征尺寸，半导体制程的控制面临许多挑战。在一半导体制程设备中，监测制程操作结果成为关键。错位、光刻缺陷以及机台飘移甚至在有理想结果后经过一段时间后也会导致不理想的结果。叠对监测及控制成为最小化叠对误差的关键。非系统性缺陷(例如粉尘粒子、叠对标记不对称或叠对标记损坏)会导致大的叠对误差，其常会称为“噪声”。此噪声会在叠对控制中降低精确性。因此，在进行叠对控制时，需要可以减少或滤除此噪声的技术。

发明内容

本公开根据一些实施例提供一种叠对监测及控制方法。其包括通过一图案化机台，图案化一基板；从基板上的多个场域，收集多个叠对误差；从多个叠对误差识别噪声，其中识别噪声的操作包括应用一第一过滤操作以及不同于第一过滤操作的一第二过滤操作；将未被识别为噪声的叠对误差分类到一过滤后的叠对误差集合；基于过滤后的叠对误差集合，计算一叠对补偿；以及依据叠对补偿，对图案化机台执行一补偿程序。

附图说明

本公开的观点从后续实施例以及附图可以更佳理解。须知示意图为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。

图1A为依据本发明一些实施例的叠对监测及控制的一系统的示意图。

图1B为依据本发明一些实施例的图案化机台的示意图。

图2为依据本发明一些实施例的制造一半导体结构并且结合叠对监测及控制的方法的流程图。

图3为依据本发明一些实施例半导体结构的剖视图。

图4为依据本发明一些实施例的晶圆上有叠对误差向量的晶圆图。

图5为依据本发明一些实施例的说明噪声减少对叠对校正益处的部分晶圆图的示意图。

图6为包含离群值在叠对误差向量中的部分晶圆图的示意图。

附图标记说明：

100～系统

102～控制器

104～IC设计数据库

106～图案化机台

108～测量机台

110～叠对控制模块

152～辐射源

154～照光模块

156～掩模