[发明专利]电子器件及其操作方法

权利要求书

1.一种电子器件，包括：

时钟管理电路，其配置为控制时钟信号；以及

处理器电路，其直接连接到所述时钟管理电路，所述处理器电路配置为根据所述处理器电路的操作状态，将与所述时钟信号相关联的时钟控制请求通信至所述时钟管理电路。

2.根据权利要求1所述的电子器件，其中，

所述处理器电路包括直接连接到所述时钟管理电路的时钟管理请求接口，并且

所述处理器电路进一步配置为：

存储所述处理器电路的操作状态，并且

确定所述处理器电路的存储的操作状态。

3.根据权利要求2所述的电子器件，其中所述处理器电路进一步配置为确定所述处理器电路是处于空闲状态还是处于活动状态。

4.根据权利要求3所述的电子器件，其中所述处理器电路进一步配置为：

基于确定所述处理器电路处于空闲状态，将时钟禁用请求通信至所述时钟管理电路，并且

基于确定所述处理器电路处于活动状态，将时钟启用请求通信至所述时钟管理电路。

5.根据权利要求3所述的电子器件，其中所述时钟管理电路进一步配置为：

基于确定所述时钟管理电路已经接收到来自所述处理器电路的时钟启用请求，启用输入到所述处理器电路的时钟信号；并且

基于确定所述时钟管理电路已经接收到来自所述处理器电路的时钟禁用请求，禁用输入到所述处理器电路的时钟信号。

6.根据权利要求5所述的电子器件，其中所述时钟管理电路进一步配置为：

基于以下确定结果保持输入到所述处理器电路的时钟信号的启用状态，而不禁用所述时钟信号：

在所述时钟管理电路处接收到时钟禁用请求，并且

在所述时钟管理电路处接收时钟禁用请求与之前紧邻的时钟信号的启用之间的时间间隔小于或等于特定阈值时间。

7.根据权利要求2所述的电子器件，其中

所述处理器电路包括：

处理器状态寄存器，其配置为

存储所述处理器电路的管线的状态，并且

基于确定所述处理器电路已完成工作队列中最后一个工作，将所述管线的状态更新为空闲状态；以及

高速缓存状态寄存器，其配置为

存储包括在所述处理器电路中的高速缓存的状态，并且

基于确定所述高速缓存完成了请求的工作并处于FIFO空状态，将所述高速缓存的状态更新为空闲状态。

8.根据权利要求7所述的电子器件，其中所述高速缓存包括配置为支持高速缓存一致性的高速缓存一致性接口。

9.根据权利要求8所述的电子器件，其中所述处理器电路进一步配置为：

确定分离的器件是否已经访问所述处理器电路，以及高速缓存一致性流量是否正在通过所述高速缓存一致性接口在所述处理器电路和所述分离的器件之间通信；

基于以下确定结果确定所述处理器电路处于空闲状态：

所述处理器电路的管线和高速缓存处于空闲状态，

所述高速缓存一致性流量没有在所述处理器电路和所述分离的器件之间通信，并且

所述分离的器件没有访问所述处理器电路；以及

基于以下确定结果确定所述处理器电路处于活动状态：

所述处理器电路的管线或高速缓存处于活动状态，

所述高速缓存一致性流量正在所述处理器电路和所述分离的器件之间通信，或者

所述分离的器件已访问所述处理器电路。

10.根据权利要求8所述的电子器件，还包括：

配置为支持与所述处理器电路的高速缓存一致性的器件，

其中，包括在所述器件中的高速缓存包括配置为支持高速缓存一致性的高速缓存一致性接口，并且

所述处理器电路的高速缓存分别通过所述处理器电路的高速缓存一致性接口和所述器件的高速缓存一致性接口直接连接到所述器件的高速缓存，使得所述处理器电路的高速缓存配置为支持硬件高速缓存一致性。