[发明专利]一种CSTBT器件及其制造方法有效
申请号: | 201710985725.4 | 申请日: | 2017-10-20 |
公开(公告)号: | CN107731898B | 公开(公告)日: | 2020-09-15 |
发明(设计)人: | 张金平;赵倩;刘竞秀;李泽宏;任敏;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/423;H01L29/739;H01L27/02;H01L21/331;H01L21/28 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 cstbt 器件 及其 制造 方法 | ||
1.一种CSTBT器件,其元胞结构包括:集电极结构、漂移区结构、发射极结构和槽栅结构;所述集电极结构包括P+集电区(12)和位于P+集电区(12)下表面的集电极金属(13);所述漂移区结构包括N型电场阻止层(11)和位于N型电场阻止层(11)上表面的N型漂移区层(10),所述N型电场阻止层(11)位于P+集电区(12)的上表面;所述槽栅结构为沟槽栅结构,所述沟槽栅结构沿器件垂直方向穿入N型漂移区(10)中形成沟槽,所述发射极结构位于沟槽栅结构的一侧并与之相连所述发射极结构包括发射极金属(1)、N+发射区(3)、P+接触区(4)、P型基区(5)和N型电荷存储层(6);所述N型电荷存储层(6)位于P型基区(5)与N型漂移区层(10)之间,所述N+发射区(3)和P+接触区(4)相互接触且并排设置于P型基区(5)的顶层,P+接触区(4)和N+发射区(3)与上方发射极金属(1)相连,N+发射区(3)与沟槽栅结构相连;P型体区(9)位于沟槽栅结构的一侧并与之相连,并且P型体区(9)的结深大于P型基区(5)的结深;所述沟槽栅结构包括:栅介质层(7)和栅电极(8),其特征在于:所述沟槽栅结构还包括:沟槽分裂电极(14)和沟槽分裂电极介质层(15);沟槽分裂电极(14)呈“L”型且半包围栅电极(8)设置;所述栅电极(8)的深度大于P型基区(5)的结深且小于N型电荷存储层(6)的结深,栅电极(8)通过侧面的栅介质层(7)与一侧的N+发射区(3)、P+发射区(4)、P型基区(5)和N型电荷存储层(6)相连,栅电极(8)通过侧面和底面的栅介质层(7)与沟槽分裂电极(14)相连;所述沟槽分裂电极(14)的深度大于N型电荷存储层(6)的结深的深度,沟槽分裂电极(14)通过两侧的沟槽分裂电极介质层(15)分别与P型体区(9)和N型漂移区(10)相连;P型体区(9)与其相靠近侧的沟槽分裂电极介质层(15)的上方具有与二者相连的第一介质层(21);栅电极(8)、栅介质层(7)和部分沟槽分裂电极(14)的上表面还具有第二介质层(22),第二介质层(22)与部分沟槽分裂电极(14)的上表面还具有与金属发射极(1)相连的串联二极管结构(16);沟槽分裂电极(14)下方还具有与之相连的P型层(17),所述P型层(17)的宽度大于沟槽的宽度。
2.根据权利要求1所述的一种CSTBT器件,其特征在于:所述串联二极管结构(16)包括:第一P型掺杂区(1601)、第一N型掺杂区(1602)、第二P型掺杂区(1603)和第二N型掺杂区(1604),第一P型掺杂区(1601)与第一N型掺杂区(1602)相邻且接触形成第一PN结二极管,所述第二P型掺杂区(1603)和第二N型掺杂区(1604)相邻且接触形成第二PN结二极管;其中:第一P型掺杂区(1601)位于沟槽分裂电极(14)的上表面,第一N型掺杂区(1602)、第二P型掺杂区(1603)和第二N型掺杂区(1604)位于第二介质层(22)的上表面;第一N型掺杂区(1602)与第二P型掺杂区(1603)之间通过浮空电极(18)相连,第二N型掺杂区(1604)与金属发射极(1)相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710985725.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于变压器减震降噪的横担结构
- 下一篇:牵引变压器
- 同类专利
- 专利分类