[发明专利]三维存储器的互连

说明书

本发明提供用于三维存储器的互连的设备及方法。一种实例设备可包含材料堆叠，所述材料堆叠包含多个材料对，每一材料对包含形成于绝缘材料上方的导电线。所述材料堆叠具有形成于在第一方向上延伸的一个边缘处的阶梯结构。每一阶梯包含所述材料对中的一者。第一互连耦合到阶梯的所述导电线，所述第一互连在实质上垂直于所述阶梯的第一表面的第二方向上延伸。

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2014年02月18日、申请号为PCT/US2014/016791的国际申请进入中国后发明名称为“三维存储器的互连”的第201480009609.3号发明专利申请案。

技术领域

本发明大体上涉及半导体存储器设备及其形成方法，且更特定地说，本发明涉及用于三维(3D)存储器的互连的设备及方法。

背景技术

存储器装置通常用作计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻存储器(例如RRAM)及闪速存储器等等。

存储器装置用作广泛范围的电子应用的易失性及非易失性数据存储装置。闪速存储器通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。可在(例如)个人计算机、便携式存储器棒、固态硬盘(SSD)、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置中使用非易失性存储器。

存储器装置可包括可布置成各种二维或三维配置的存储器单元的存储器阵列。耦合到存储器阵列的关联电路可布置成(例如)实质上平面配置且可经由互连而耦合到存储器单元。归因于电容耦合及其它问题，3D NAND的缩放可有问题。

附图说明

图1A到C是说明来自3D存储器阵列的现有技术互连的框图。

图2是现有技术3D存储器阵列的部分的透视图。

图3A到D是说明根据本发明的数个实施例的来自3D存储器阵列的互连的框图。

图4是根据本发明的数个实施例的具有互连的3D存储器阵列的部分的透视图。

图5是说明根据本发明的数个实施例的用于3D存储器阵列的互连的示意图。

图6是说明与根据本发明的数个实施例而操作的3D存储器装置的互连相关联的操作信号的时序图。

图7是根据本发明的数个实施例的呈包含至少一个3D存储器阵列的计算系统的形式的设备的框图。

具体实施方式

本发明提供用于三维(3D)存储器的互连的设备及方法。一种实例设备可包含材料堆叠，所述材料堆叠包含多个材料对，每一材料对包含形成于绝缘材料上方的导电线。所述材料堆叠具有形成于在第一方向上延伸的一个边缘处的阶梯结构。每一阶梯包含所述材料对中的一者。第一互连耦合到阶梯的所述导电线，所述第一互连在实质上垂直于所述阶梯的第一表面的第二方向上延伸。

在本发明的以下详细描述中，参考形成本发明的部分的附图，且在附图中作为说明而展示可如何实践本发明的一或多个实施例。这些实施例经足够详细地描述以使所属领域的一般技术人员能够实践本发明的所述实施例，且应理解，在不脱离本发明的范围的情况下可利用其它实施例且可作出过程、电及/或结构改变。

本文中的图遵循编号惯例，其中首位或前几位数字对应于图式编号且剩余数字识别图式中的元件或组件。可通过使用类似数字而识别不同图之间的类似元件或组件。应了解，本文中的各种实施例中所展示的元件可经添加、交换及/或消除以便提供本发明的数个额外实施例。此外，图中所提供的元件的比例及相对尺度打算说明本发明的各种实施例且并不用于限制意义。