[发明专利]一种实现RapidIO交换机系统总线速度自动配置的方法及装置在审
| 申请号： | 201710994335.3 | 申请日： | 2017-10-23 |
| 公开（公告）号： | CN107566301A | 公开（公告）日： | 2018-01-09 |
| 发明（设计）人： | 刘强;于治楼;金长新 | 申请（专利权）人： | 济南浪潮高新科技投资发展有限公司 |
| 主分类号： | H04L12/931 | 分类号： | H04L12/931;H04L12/24 |
| 代理公司： | 济南信达专利事务所有限公司37100 | 代理人： | 刘继枝 |
| 地址： | 250100 山东省济南市*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 实现 rapidio 交换机 系统总线 速度 自动 配置 方法 装置 | ||
1.一种实现RapidIO交换机系统总线速度自动配置的方法，其特征在于，包括：
创建两个处理器之间的连接线路，实现两个处理器间通信与数据交互；
创建一个非透明PCIE Switch芯片，使得两个处理器都连接到所述的非透明PCIE Switch芯片；
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。
2.根据权利要求1所述的方法，其特征在于，所述的连接线路为RapioIO总线。
3.根据权利要求1所述的方法，其特征在于，所述的使得两个处理器都连接到所述的非透明PCIE Switch芯片，包括，
所述的两个处理器的PCIE上行总线能够进行主从切换来决定下行的PCIE设备连接到哪个处理器上。
4.根据权利要求1所述的方法，其特征在于，所述的两个交换芯片间进行互联，包括，
所述的两个处理器间的网络作为心跳线进行通信。
5.根据权利要求1所述的方法，其特征在于，所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设。
6.根据权利要求1所述的方法，其特征在于，所述的每个处理器有单独连接的对应的内存。
7.一种实现RapidIO交换机系统总线速度自动配置的装置，其特征在于，包括两个处理器、交换芯片、PCIE外设和内存；
所述的两个处理器之间采用RapioIO总线进行处理器间通信与数据交互；
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。
8.根据权利要求7所述的装置，其特征在于，所述的两个处理器都连接到一个非透明PCIE Switch芯片，通过PCIE Switch芯片实现所述的两个处理器间PCIE设备的共享。
9.根据权利要求7所述的装置，其特征在于，所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设。
10.根据权利要求7所述的装置，其特征在于，所述的每个处理器有单独连接的对应的内存。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于济南浪潮高新科技投资发展有限公司，未经济南浪潮高新科技投资发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710994335.3/1.html，转载请声明来源钻瓜专利网。
