[发明专利]使用半双向图案化和岛形成半导体器件的方法

权利要求书

1.一种用于制造半导体器件方法，包括：

获得具有从底部到顶部依次层叠的电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；

沿第一方向图案化第一组线；

在所述第一组线之间沿所述第一方向图案化第二组线；

蚀刻所述光刻叠层以限定所述第三硬掩模层中的所述第一和第二组线的组合；

在所述第二硬掩模层和所述第三硬掩模层上沉积第二光刻叠层；

图案化岛的组；

蚀刻限定所述第三硬掩模层中的所述组的岛的所述第二光刻叠层，在所述组的岛未被蚀刻的位置在所述第三硬掩模层上方留下光学平坦化层OPL；

在所述OPL和所述组的岛中的所述第二硬掩模层之上沉积间隔物；

蚀刻所述间隔物，留下加衬所述组的岛的垂直间隔物的组；

去除所述OPL；以及

使用所述第三硬掩模层和所述组的垂直间隔物作为掩模蚀刻所述第二硬掩模层。

2.根据权利要求1所述的方法，其中所述第一组线和所述第二组线中的每个相邻的线相距26nm。

3.根据权利要求2所述的方法，其中所述组的岛包括在垂直于所述第一组线和所述第二组线的第二方向上的线段的组。

4.根据权利要求3所述的方法，其中所述第一和所述第二组线为30nm宽。

5.根据权利要求4所述的方法，其中所述组的岛中的每个相邻的线段连接所述第一和第二组线中的两个相邻的线。

6.根据权利要求5所述的方法，其中在所述OPL和所述第二硬掩模层之上的所述间隔物填充所述组的岛。

7.根据权利要求2所述的方法，其中所述组的岛包括块状蚀刻的组。

8.根据权利要求7所述的方法，其中所述第一和第二组线为30nm宽，所述组的岛在第一方向上相距38nm，在第二方向上相距73nm。

9.根据权利要求8所述的方法，其中在蚀刻之后，沉积在所述OPL之上的所述间隔物加衬所述组的岛，使不具有所述间隔物的所述组的岛为22nm宽以及55nm长。

10.根据权利要求9所述的方法，其中在所述第二硬掩模层的蚀刻之后，所述组的岛限定每隔一组地连接邻近的所述第一和第二线的网格图案。

11.根据权利要求1所述的方法，其中所述间隔物包括氧化物掩模。

12.根据权利要求11所述的方法，其中所述氧化物掩模包括SiO₂。

13.根据权利要求12所述的方法，其中沉积所述间隔物包括原子层沉积所述间隔物。

14.根据权利要求1所述的方法，其中所述第二硬掩模层包括TiN。

15.一种中间半导体器件，包括：

电介质层；

位于所述电介质层上的第一硬掩模层；

位于所第一硬掩模层上的氮化物线的组，所述氮化物线为沿第一方向且周期性设置并为15nm到35nm宽；以及

位于所述第一硬掩模层上的连接氮化物线的组，所述连接氮化物线为沿第二方向，其中所述组的连接氮化物线的宽度小于所述组的氮化物线的宽度，

其中所述组的连接氮化物线连接沿所述第一方向的邻近的氮化物线，

其中所述连接氮化物线被分散，而不具有确切的图案。

16.根据权利要求15所述的器件，其中所述组的连接氮化物线每隔一组地连接沿所述第一方向的邻近的氮化物线。