[发明专利]面向VLIW架构的动态二进制翻译方法和装置

说明书

本发明公开了一种面向VLIW架构的动态二进制翻译方法和装置。该方法包括获取基本块；检查执行延迟槽队列中是否存在执行前一基本块后的延迟操作；若存在，则进入原始模式翻译基本块；若不存在，则进入快速模式翻译基本块，检查翻译延迟槽队列是否存在延迟至本周期的延迟操作；如果存在，则直接将延迟至本周期的延迟操作翻译成对应操作的本地代码，并从队列中移除延迟至本周期的延迟操作；翻译本周期指令，若本周期指令存在延迟操作，则将延迟操作写入翻译延迟槽队列；基本块翻译结束后，若仍然遗留有延迟操作，则将延迟操作搬运到执行延迟槽队列中；执行经快速模式和原始模式翻译好的本地代码。通过本发明，能够提升执行翻译程序的性能。

技术领域

本发明涉及计算机技术领域，具体而言，特别涉及面向VLIW架构的动态二进制翻译方法和装置。

背景技术

动态二进制翻译是指在运行时刻把一种源处理器的二进制程序翻译为另外一种目标处理器上的机器语言的方法，以使被翻译的程序能够在目标处理器上可以执行。在二进制翻译方法中，将要执行的源处理器指令流以跳转指令为结尾构建成一个单入单出的基本块，并将该基本块翻译目标处理器上的本地代码进行执行。

VLIW（Very Long Instruction Word，超长指令字）是一种让多条指令安排在一条很长(128--1024位)的超长指令字中，并进入流水线执行的微处理器体系结构,由于VLIW体系结构微处理器单个操作具有确定的执行周期,程序的正确性由编译器调度实现；因此，对于VLIW处理器程序的二进制翻译，尤其是对多周期操作的翻译是一个难点。

现有方法仍然使用RISC架构处理器的基本块构建方式，以跳转指令结尾，仅仅添加了一个用于存储每周期延迟操作的队列。在翻译每周期指令之前，生成回调函数的调用，在运行时刻检查并执行队列中的操作，而在翻译指令时，同样生成在运行时刻向队列中插入操作的回调函数的调用。因此，现有方法在执行时刻产生了大量的函数调用（每条指令两次）和冗余的操作检查代码，在目标处理器中执行程序时，执行效率低。

针对现有技术中存在的目标处理器执行VLIW程序性能低的问题，目前尚未提出有效的解决方法。

发明内容

本发明的主要目的在于提供一种面向VLIW架构的动态二进制翻译方法和装置，以解决现有技术中的目标处理器执行VLIW程序性能低的问题。

依据本发明的一个方面，提供了一种面向VLIW架构的动态二进制翻译方法。

根据本发明的二进制翻译方法包括：获取基本块，上述基本块包含多条待翻译指令；检查执行延迟槽队列中是否存在执行前一基本块后的延迟操作，其中，上述执行延迟槽队列用于存储并处理前一基本块翻译过程中产生的延迟操作；若上述执行延迟槽队列中不存在执行前一基本块后的延迟操作，则进入快速模式翻译上述基本块，检查翻译延迟槽队列是否存在延迟至本周期的延迟操作；如果存在，则直接将延迟至本周期的延迟操作翻译成对应操作的本地代码，并从队列中移除上述延迟至本周期的延迟操作；其中，翻译延迟槽队列用于翻译时检查队列，将之前周期的延迟操作翻译为本地代码；翻译本周期指令，若上述本周期指令存在延迟操作，则将上述延迟操作写入翻译延迟槽队列；上述基本块翻译结束后，若仍然遗留有延迟操作，则将上述延迟操作搬运到上述执行延迟槽队列中；若上述执行延迟槽队列中存在执行前一基本块后的延迟操作，则进入原始模式翻译上述基本块；执行经上述快速模式和上述原始模式翻译好的本地代码。

进一步地，上述原始模式包括：生成队列检查钩子函数，检查执行延迟槽列队中是否存在延迟至本周期的延迟操作，若存在，则执行对应延迟至本周期的延迟操作的函数，并从执行队列中移上述除延迟至本周期延迟操作;翻译本周期指令，若上述本周期指令存在延迟操作，则生成写队列钩子函数，将上述延迟操作写入到执行延迟槽队列中。