[发明专利]一种基于SDIO接口的FPGA板级通信装置及通信方法

权利要求书

1.一种基于SDIO接口的FPGA板级通信装置，其特征在于，包括主机FPGA的SDIO Master模块与从机FPGA的SDIO slave模块；SDIO Master模块与SDIO slave模块之间通过SDIO总线相连；

其中，所述SDIO Master模块包括控制信号处理单元、第一命令控制单元、第一数据处理单元和FIFO存储单元；所述SDIO slave模块包括第二命令控制单元、第二数据处理单元和数据缓存单元；

所述控制信号处理单元用于接收、回复上位机或主机FPGA的控制命令，并用于将控制命令解析为初始化命令和/或数据传输命令；

所述第一命令控制单元用于执行初始化命令并将初始化命令发送至第二命令控制单元；并用于将数据传输命令发送至第二命令控制单元和第一数据处理单元；

所述第二命令控制单元用于执行初始化命令；并用于将数据传输命令发送至第二数据处理单元；

所述第一数据处理单元和第二数据处理单元用于根据接收的数据传输命令驱动数据在FIFO存储单元和数据缓存单元间进行传输。

2.如权利要求1所述的基于SDIO接口的FPGA板级通信装置，其特征在于，所述SDIO总线包括指令总线、数据总线和时钟总线，第一命令控制单元和第二命令控制单元通过所述指令总线相连；第一数据处理单元和第二数据处理单元通过所述数据总线相连；时钟单元通过所述时钟总线驱动SDIO Slave模块。

3.如权利要求1所述的基于SDIO接口的FPGA板级通信装置，其特征在于，所述FIFO存储单元包括写FIFO和读FIFO；

所述写FIFO用于缓存向SDIO slave模块发送的数据；所述读FIFO用于缓存从SDIOslave模块接收的数据。

4.如权利要求3所述的基于SDIO接口的FPGA板级通信装置，其特征在于，所述第一数据处理单元用于根据接收的写数据命令提取写FIFO中的数据并传输至数据总线上；并用于根据接收的读数据命令接收数据总线上的数据并将其写入读FIFO；

所述第二数据处理单元用于根据接收的写数据接收数据总线上的数据并存入数据缓存单元中；并用于根据接收的读数据命令读取数据缓存单元中对应地址的数据并传输至数据总线上。

5.如权利要求1或4所述的基于SDIO接口的FPGA板级通信装置，其特征在于，所述第一数据处理单元和第二数据处理单元以块为单位进行Byte数据传输，通过所述控制信号处理单元设置数据传输速率、每块传输的Byte数和每次传输的块数。

6.如权利要求5所述的基于SDIO接口的FPGA板级通信装置，其特征在于，所述Byte数据按照bit7-bit4、bit3-bit0的方式在数据总线上进行传输。

7.如权利要求1所述的基于SDIO接口的FPGA板级通信装置，其特征在于，所述第一命令控制单元和第二命令控制单元校对并生成命令的CRC校验信息，并将CRC正确或错误信息反馈至控制信号处理单元；

所述第二数据处理单元校对并生成数据的CRC校验信息，并将CRC正确或错误信息反馈至第一数据处理单元；

所述第一数据处理单元校对并生成数据的CRC校验信息，若CRC错误，则通知控制信号处理单元生成停止命令，中断数据传输过程。