[发明专利]一种低导通电阻功率半导体器件

说明书

技术领域

本发明属于半导体器件领域，尤其涉及一种低导通电阻的功率半导体器件。

背景技术

功率半导体器件具有高耐压、高工作电流及高可靠性等优势，被广泛应用在半导体集成电路中。与传统半导体器件相比，功率半导体器件一般具有一个低掺杂的漂移区，由于漂移区具有很高的电阻，在施加高压时，漂移区会承担大部分电压，提高器件的高压性能。

对于功率半导体器件而言，一方面，要提高器件的击穿电压需要引入更长或更低掺杂浓度的漂移区，相应的，器件的导通电阻会大大提高。但另一方面，随着器件导通电阻的提高，器件的功耗和响应速度等性能会恶化，无法满足更高性能应用的需求。在尽量不影响击穿电压的情况下，如何得到低导通电阻的功率半导体器件，成为了本领域人员致力研究的方向。

发明内容

针对上述功率半导体的导通电阻和击穿电压之间的矛盾关系，本发明提供一种低导通电阻的功率半导体器件，与传统的器件相比，可在保持较高击穿电压的同时，获得极低的导通电阻。

本发明采用如下技术方案：

一种低导通电阻的功率半导体器件，包括：P型衬底，在P型衬底的上方设有高压N型区，在高压N型区内设有N型漂移区和P型体区，在N型漂移区内设有浅槽隔离区和N型漏区，在N型漏区的上方设有漏极金属接触，其特征在于，在P型体区内横向设有凹槽且所述凹槽向N型漂移区延伸、经过高压N型区后进入N型漂移区，最终止于浅槽隔离区的边界，在P型体区的表面以及凹槽的底部和侧壁依次注硼、注磷、生长二氧化硅层1和二氧化硅层2，并分别由此形成P型源区、N源型区，隔离氧化层和栅氧化层，在P型源区的表面及N型源区的一部分表面上设有源极金属接触，在栅氧化层的表面设有多晶硅栅极，所述多晶硅栅极的中间部分向下延伸至凹槽底部的栅氧化层的上表面，所述隔离氧化层将源极金属接触和多晶硅栅极隔开，所述多晶硅栅极的向下延伸部分的深度为0.5μm～2.5μm，且多晶硅栅极的向下延伸部分与浅槽隔离区相邻，多晶硅栅极的上方靠近浅槽隔离区的部分向漏端延伸并盖过浅槽隔离区的上表面，浅槽隔离区的纵向宽度和多晶硅栅极的向下延伸部分的宽度相等，且浅槽隔离区的沟槽深度超过多晶硅栅极的向下延伸部分的深度0.1μm～0.3μm。

与现有技术相比，本发明具有如下优点：

(1)本发明结构与传统的功率半导体器件相比，在保持较高的击穿电压的同时，能得到极低的导通电阻。与传统功率半导体器件结构相比，本发明结构的多晶硅栅极的中间部分向下延伸至硅中(如图1所示)，在相同的器件面积下，致使栅极感应形成的含可移动电子的薄表面区域增加(如图6所示)，器件的有效导电面积增加，在器件开启时获得更大的电流，从而具有更低的导通电阻(如图7所示)。

(2)本发明结构在使器件具备极低的导通电阻的同时，又能保持击穿电压基本不变(如图8所示)。由于浅槽隔离区10紧靠多晶硅栅极9，且深度超过多晶硅栅极的底部，可以屏蔽多晶硅栅极向下延伸部分的下方的峰值电场。如图9的圆圈内所示，器件该处的电场峰值明显降低，电势由整个浅槽隔离区10共同承担。浅槽隔离区10的纵向宽度等于栅极向下延伸部分的宽度，在不阻挡栅极两侧的沟道的同时，屏蔽了部分栅极拐角处的电场，同时对两侧的漂移区进行辅助耗尽，降低了器件表面多晶硅栅极末端的峰值电场。如图10的圆圈内所示，栅极末端的峰值电场也大大降低，从而使得器件的击穿电压保持不变。

(3)本发明结构具有较高的可靠性。由于浅槽隔离区10对器件两侧的漂移区进行辅助耗尽，降低了多晶硅栅极向下延伸部分的底部和器件表面多晶硅栅极末端的峰值电场，从而大大降低了器件的碰撞电离率。如图11所示，器件的碰撞电离率的峰值有明显的降低。因此，器件的可靠性得到了大幅提升。

附图说明

图1是三维立体剖面图，图示了本发明中低导通电阻的功率半导体器件的立体剖面结构(不含漏、源极金属接触及隔离氧化层)。

图2是三维立体剖面图，图示了本发明中低导通电阻的功率半导体器件的立体剖面结构(含漏、源极金属接触及隔离氧化层)。

图3为图2所示本发明中低导通电阻的功率半导体器件俯视结构示意图。

图4是剖面图，图示了本发明中功率半导体器件的立体剖面图2中BB’剖面的器件剖面结构。

图5是剖面图，图示了本发明中功率半导体器件的立体剖面图2中CC’剖面的器件剖面结构。

图6是剖面图，图示了传统结构的功率半导体器件的立体剖面图1中AA’剖面的器件剖面结构。