[发明专利]一种阵列基板、其制作方法、显示面板及显示装置

权利要求书

1.一种阵列基板，其特征在于，包括：

显示区域和围绕所述显示区域的非显示区域；

第一信号线；

位于所述非显示区域的静电防护电路，所述静电防护电路包括：至少一个第一薄膜晶体管和至少一个第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管分别与所述第一信号线电连接，其中，所述第一薄膜晶体管和所述第二薄膜晶体管不同时导通；

所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括多晶硅，所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括多晶硅；

位于所述显示区域的多个第三薄膜晶体管，所述第三薄膜晶体管包括第三有源层，所述第三有源层的材料包括非晶硅。

2.如权利要求1所述的阵列基板，其特征在于，所述第一有源层和所述第二有源层的外边缘形状包括矩形、圆角矩形、圆形或者椭圆形中的至少一种。

3.如权利要求1所述的阵列基板，其特征在于，所述第一有源层的电子迁移率与所述第三有源层的电子迁移率之比不小于10；

所述第二有源层的电子迁移率与所述第三有源层的电子迁移率之比不小于10。

4.如权利要求3所述的阵列基板，其特征在于，所述第三有源层的电子迁移率不小于0.2平方厘米/(伏·秒)且不大于1.5平方厘米/(伏·秒)；

所述第一有源层和所述第二有源层的电子迁移率均不小于10平方厘米/(伏·秒)且不大于100平方厘米/(伏·秒)。

5.如权利要求3所述的阵列基板，其特征在于，所述第一有源层和/或所述第二有源层的面积小于所述第三有源层的面积。

6.如权利要求3所述的阵列基板，其特征在于，所述第一有源层和/或所述第二有源层的厚度小于所述第三有源层的厚度。

7.如权利要求6所述的阵列基板，其特征在于，所述第一有源层和/或所述第二有源层的厚度小于

8.如权利要求1所述的阵列基板，其特征在于，所述第一有源层位于所述第一薄膜晶体管的栅极与所述第一薄膜晶体管的第一极之间的膜层；

所述第二有源层位于所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的第一极之间的膜层。

9.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述非显示区域且与所述静电防护电路电连接的一条总线；

所述第一薄膜晶体管的栅极和第一极均与所述第一信号线电连接，所述第一薄膜晶体管的第二极与所述总线电连接，所述第二薄膜晶体管的栅极和第一极均与所述总线电连接，所述第二薄膜晶体管的第二极与所述第一信号线电连接；

所述第一薄膜晶体管与所述第二薄膜晶体管的类型相同。

10.如权利要求9所述的阵列基板，其特征在于，所述总线为公共电压信号线；

所述第一信号线包括位于所述显示区域的数据线以及位于所述非显示区域数据信号测试线中的一种或多种。

11.如权利要求9所述的阵列基板，其特征在于，所述总线为静电短路环，所述静电短路环上连接有固定电位；

所述第一信号线包括位于所述显示区域的栅线。

12.如权利要求11所述的阵列基板，其特征在于，所述静电短路环接地。

13.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅极和第一极分别与所述静电防护电路的第一端电连接，所述第一薄膜晶体管的第二极与所述静电防护电路的第二端电连接，所述第二薄膜晶体管的栅极和第一极分别与所述静电防护电路的第二端电连接，所述第二薄膜晶体管的第二极与所述静电防护电路的第一端电连接，所述第一薄膜晶体管与所述第二薄膜晶体管的类型相同；

所述第一信号线包括位于所述非显示区域的数据信号测试线，所述阵列基板还包括设置于所述非显示区域的数据信号测试开关晶体管，所述数据信号测试开关晶体管的第一极和第二极分别与所述数据信号测试线和数据线电连接；

所述静电防护电路包括第一静电防护电路，所述第一静电防护电路的第一端和第二端分别与相邻的两条所述数据信号测试线电连接，任意相邻的两条所述数据信号测试线均通过一个所述第一静电防护电路电连接；

所述静电防护电路还包括第二静电防护电路，所述第二静电防护电路的第一端与一条所述数据信号测试线电连接，所述第二静电防护电路的第二端与公共电压信号线电连接。