[发明专利]半导体封装系统整合装置及其制造方法

说明书

本申请涉及半导体封装领域，公开了一种半导体封装系统整合装置及其制造方法。装置可以包括：重布线层，包含第一扇入焊盘及第二扇入焊盘、中间焊盘、及扇入线路，扇入线路连接第一扇入焊盘与第二扇入焊盘并连接至中间焊盘；安装在重布线层的第一表面上的处理器芯片与存储器芯片堆栈体；形成在重布线层上的塑封料，塑封料至少密封处理器芯片的侧边及存储器芯片堆栈体的侧边；形成在重布线层的第二表面上线路薄膜，线路薄膜具有电连接中间焊盘的扇出线路及与扇出线路电连接的端子焊盘，线路薄膜实质覆盖于所述重布线层的所述第二表面，以组成复合式芯片载体；以及植接在端子焊盘上的焊球。

技术领域

本申请涉及半导体封装领域，具体地，涉及一种半导体封装系统整合装置及其制造方法。

背景技术

三维立体封装(3D)是在垂直于芯片表面的方向上堆叠，互连两片以上晶粒的封装。其空间占用小，电性能稳定，是一种高级的系统级封装(SIP，System-In-Package)封装技术。目前先进的3D集成是基于晶圆级封装的系统级架构，内部含有多种器件的叠层，并经由硅通孔(Through Si Via，TSV)在垂直方向(Z方向)相互连接。在封装技术中，致力于缩短封装的芯片与基板上的焊球之间的信号传输距离以及降低形状因素(form factor)。

发明内容

本申请的目的是提供一种半导体封装系统整合装置及其制造方法，能够缩短信号传输距离。

为实现上述目的，本申请的一个方面提供一种半导体封装系统整合装置，包括：重布线层，包含在第一表面的第一扇入焊盘及第二扇入焊盘、在第二表面的中间焊盘、及扇入线路，所述扇入线路连接所述第一扇入焊盘与所述第二扇入焊盘并连接至所述中间焊盘；处理器芯片与存储器芯片堆栈体，安装在所述重布线层的所述第一表面上，所述处理器芯片接合至所述第一扇入焊盘，所述存储器芯片堆栈体接合至所述第二扇入焊盘，并经由所述扇入线路互相电连接所述处理器芯片与所述存储器芯片堆栈体；塑封料，形成在所述重布线层上，所述塑封料至少密封所述处理器芯片的侧边及所述存储器芯片堆栈体的侧边；线路薄膜，形成在所述重布线层的所述第二表面上，其中所述线路薄膜具有电连接所述中间焊盘的扇出线路及与所述扇出线路电连接的端子焊盘，所述线路薄膜实质覆盖于所述重布线层的所述第二表面，以组成复合式芯片载体；以及焊球，植接在所述端子焊盘上。

可选地，所述重布线层的所述扇入线路具有不大于5微米的线宽/线距，所述线路薄膜的所述扇出线路具有大于10微米的线宽/线距。

可选地，所述扇入线路的材质至少包含铜与铝的其中之一。

可选地，所述扇出线路的材质至少包含铜。

可选地，所述线路薄膜包含用于覆晶载板的调质增层薄膜。

可选地，所述中间焊盘的节距不小于用于形成所述线路薄膜的所述扇出线路的制程所允许的最小节距。

可选地，所述线路薄膜的所述扇出线路是通过印刷电路板制程来形成的。

本申请的另一方面提供一种用于制造半导体封装系统整合装置的方法，包括：在中介板上形成重布线层，所述重布线层包含在第一表面的第一扇入焊盘及第二扇入焊盘、在第二表面的中间焊盘及扇入线路，所述扇入线路连接所述第一扇入焊盘与所述第二扇入焊盘并连接至所述中间焊盘；在所述重布线层的所述第一表面上安装处理器芯片与存储器芯片堆栈体，所述处理器芯片接合至所述第一扇入焊盘，所述存储器芯片堆栈体接合至所述第二扇入焊盘，并经由所述扇入线路互相电连接所述处理器芯片与所述存储器芯片堆栈体；在所述重布线层上形成塑封料，所述塑封料至少密封所述处理器芯片的侧边及所述存储器芯片堆栈体的侧边；去除所述中介板，以暴露所述重布线层的所述第二表面及所述中间焊盘；在所述重布线层的所述第二表面上形成线路薄膜，其中所述线路薄膜具有电连接所述中间焊盘的扇出线路及与所述扇出线路电连接的端子焊盘，所述线路薄膜实质覆盖于所述重布线层的所述第二表面，以组成复合式芯片载体；以及在所述端子焊盘上植接焊球。