[发明专利]用于列级ADC架构CMOS图像传感器的高速数据读出电路

权利要求书

1.一种用于列级ADC架构CMOS图像传感器的高速数据读出电路，其特征在于，包括多位数据读出电路，每位数据读出电路都包括多列第一数据读出电路和一个第二数据读出电路，每列第一数据读出电路都包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和反相器，所述第一MOS管的栅极连接列级ADC架构CMOS图像传感器中对应列SR存储器的对应位输出端，源极接地，漏极连接所述第三MOS管的源极，所述反相器的输入端连接所述对应列SR存储器的对应位输出端，输出端连接所述第二MOS管的栅极，所述第二MOS管的源极接地，漏极连接所述第四MOS管的源极，所述第三MOS管和第四MOS管的栅极连接所述列级ADC架构CMOS图像传感器中垂直寻址电路输出的对应列选通信号，所述第三MOS管和所述第四MOS管的漏极分别作为该列第一数据读出电路的第一输出端和第二输出端；

每位数据读出电路的第二数据读出电路均包括第一跨阻放大器、第二跨阻放大器和电压放大器，该位数据读出电路中每列所述第一数据读出电路的第一输出端都通过对应的第一寄生电容和对应的第一寄生电阻与所述第一跨阻放大器的输入端连接，所述第一跨阻放大器的输出端与所述电压放大器的负输入端连接；每列所述第一数据读出电路的第二输出端都通过对应的第二寄生电容和对应的第二寄生电阻与所述第二跨阻放大器的输入端连接，所述第二跨阻放大器的输出端与所述电压放大器的正输入端连接，所述电压放大器的输出端用于读出对应位信号。

2.根据权利要求1所述的用于列级ADC架构CMOS图像传感器的高速数据读出电路，其特征在于，每一第一数据读出电路的第一输出端连接对应的第一寄生电阻的第一端，所述第一寄生电阻的第二端连接对应第一跨阻放大器的输入端且通过对应的第一寄生电容接地，所述第一跨阻放大器的输出端连接所述电压放大器的负输入端；

每一第一数据读出电路的第二输出端连接对应的第二寄生电阻的第一端，所述第二寄生电阻的第二端连接对应第二跨阻放大器的输入端且通过对应的第二寄生电容接地，所述第二跨阻放大器的输出端连接所述电压放大器的正输入端。

3.根据权利要求1所述的用于列级ADC架构CMOS图像传感器的高速数据读出电路，其特征在于，用于列级ADC架构CMOS图像传感器数据转换所需时间为：

t＝7×C_{para_total}×R_in/(2π×A)

其中，t为时序控制中采样复位信号时刻的输出，单位为秒；C_{para_total}为行向的寄生总电容，单位为法拉；A为电压放大器的放大倍数；R_in为跨阻放大器的输入阻抗，单位为欧姆。