[发明专利]神经网络单元

权利要求书

1.一种神经网络单元，包含：

一第一存储器，装载W个各自由N个权重字构成之列，该N个权重字被赋予0至N-1之索引，并接收一地址，该地址具有log₂W个位与一额外位；

一第二存储器，装载多个各自由N个数据字构成之列，该N个数据字被赋予0至N-1之索引，其中N是至少为512的偶数；

一个由N个处理单元构成之阵列，该N个处理单元被赋予0至N-1之索引，对于0至N-1之间的整数J，索引J之处理单元包含：

第一与第二寄存器；

一累加器，具有一输出；

第一多路复用逻辑电路，对于处理单元0至(N/2)-1而言，接收该第一存储器输出之权重字J与J+(N/2)，对于处理单元N/2至N-1而言，接收该第一存储器输出之权重字J与J-(N/2)，并输出一选定权重字至处理单元J之该第一多路复用逻辑电路，其中，权重字J表示索引为J的权重字，处理单元J表示索引为J的处理单元；以及

第二多路复用逻辑电路，接收该第二存储器输出之一数据字J，接收处理单元J-1之该第二多路复用逻辑电路输出之一数据字，并输出一选定数据字至处理单元J之该第二多路复用逻辑电路，其中，数据字J表示索引为J的数据字，其中，对于处理单元0而言，处理单元J-1是指处理单元N-1；

一算术单元，具有第一、第二与第三输入，并执行一运算以产生一结果储存于该累加器，该第一输入接收该累加器之该输出，该第二输入接收该第一多路复用逻辑电路输出之一权重字，该第三输入接收该第二多路复用逻辑电路输出之一数据字；

其中，处理单元0之该第二多路复用逻辑电路还接收处理单元(N/2)-1之该第二多路复用逻辑电路输出的该数据字，并且，

处理单元N/2之该第二多路复用逻辑电路还接收处理单元N-1之该第二多路复用逻辑电路输出的该数据字。

2.如权利要求1所述的神经网络单元，其中，在一第一模式，当该地址额外位为一第一数值，处理单元0至(N/2)-1之该第一多路复用逻辑电路选择权重字J作为输出，且处理单元N/2至N-1之该第一多路复用逻辑电路选择权重字J-(N/2)作为输出，并且，当该地址额外位为一第二数值，处理单元0至(N/2)-1之该第一多路复用逻辑电路选择权重字J-(N/2)作为输出，且处理单元N/2至N-1之该第一多路复用逻辑电路选择权重字J作为输出。

3.如权利要求2所述的神经网络单元，其中，在该第一模式：

当该地址额外位为该第一数值，该第一存储器输出该地址log₂W位中的一选定列中的字0至(N/2)-1，但不输出字N/2至N-1；以及

当该地址额外位为该第二数值，该第一存储器输出该地址log₂W位中的一选定列中的字N/2至N-1，但不输出字0至(N/2)-1。

4.如权利要求2所述的神经网络单元，其中，在该第一模式，处理单元0的第二多路复用逻辑电路选择处理单元(N/2)-1的第二多路复用逻辑电路输出的数据字作为输出，处理单元N/2的第二多路复用逻辑电路选择处理单元N-1的第二多路复用逻辑电路输出的数据字作为输出，并且，剩下的处理单元的第二多路复用逻辑电路选择处理单元J-1的第二多路复用逻辑电路的数据字作为输出。

5.如权利要求4所述的神经网络单元，其中，在该第一模式，该第二多路复用逻辑电路择一地选择该第二存储器输出之数据字J作为输出。

6.如权利要求2所述的神经网络单元，其中，在该第一模式，该第一存储器系经设置以装载2*W个列，每列N/2个字，提供给处理单元0至N-1。

7.如权利要求2所述的神经网络单元，其中，在一第二模式，该第一多路复用逻辑电路选择该第一存储器输出之权重字J作为输出，并且，该第二多路复用逻辑电路选择处理单元J-1之第二多路复用逻辑电路输出之该数据字作为输出。

8.如权利要求7所述的神经网络单元，其中，在该第二模式，该第二多路复用逻辑电路择一地选择该第二存储器输出之数据字J作为输出。