[发明专利]电机驱动集成电路和电机装置

说明书

本申请提供一种电机驱动集成电路，包括具有微处理器电路的裸片，所述微处理器电路包括中央处理器、内存及用于输出驱动电机的驱动信号的PWM输出模块，所述中央处理器采用8位单片机内核，所述微处理器电路采用0.15μm工艺制作。所述中央处理器的时钟频率高，可以减小裸片的面积，成本较低。本发明还提供一种具有所述电机驱动集成电路的电机装置。

技术领域

本发明涉及一种高时钟频率的电机驱动集成电路及具有该电机驱动集成电路的电机装置。

背景技术

现有电机，尤其是无刷电机中，常采用电机驱动芯片进行电机的驱动控制。现有电机驱动芯片中，采用8位中央控制器的系统时钟频率通常为20～50MHz，其运行速度较低，有时无法满足对于电机控制实时性的要求，而具有较好实时性的电机驱动芯片则通常至少采用16位中央控制器，其电路成本较高。

发明内容

本申请旨在提供一种低成本、处理速度较快的电机驱动集成电路及具有该电机驱动集成电路的电机装置。

本发明的实施例提供一种电机驱动集成电路，包括具有微处理器电路的裸片，所述微处理器电路包括中央处理器、内存及用于输出驱动电机的驱动信号的PWM输出模块，所述中央处理器采用8位单片机内核，所述微处理器电路采用0.15μm工艺制作。

作为一种优选方案，所述中央处理器的系统时钟的最高频率大于50MHz。

作为一种优选方案，所述中央处理器的系统时钟的最高频率不低于80MHz。

作为一种优选方案，所述裸片的面积小于12mm2。

作为一种优选方案，所述裸片的面积小于10mm2。

作为一种优选方案，所述电机驱动集成电路还包括一时钟电路，电机驱动集成电路上电起动阶段，所述时钟电路提供的系统时钟的频率不小于所述最高频率的四分之一。

作为一种优选方案，电机驱动集成电路上电起动阶段，所述时钟电路提供的系统时钟的频率为20MHz至30MHz。

作为一种优选方案，所述电机驱动集成电路还包括一时钟电路，所述时钟电路所提供的电机驱动集成电路的上电起动阶段的系统时钟的频率与正常运行阶段的系统时钟的频率不同。

作为一种优选方案，所述上电起动阶段的系统时钟由所述时钟电路产生的特定时钟信号分频生成。

作为一种优选方案，所述电机驱动集成电路还包括一时钟电路，所述时钟电路包括RC振荡器，所述RC振荡器包括电容及多个可选择的电阻单元，通过选择不同电阻单元连入所述RC振荡器使所述时钟电路输出不同频率的系统时钟。

作为一种优选方案，所述电机驱动集成电路还包括一时钟电路，所述时钟电路包括RC振荡器，所述RC振荡器包括多个可选择的电容单元和/或多个可选择的电阻单元，通过选择不同电容单元和/或电阻单元连入所述RC振荡器使所述时钟电路输出不同频率的系统时钟。

作为一种优选方案，所述电机驱动集成电路还包括RC振荡器，所述RC振荡器包括电阻单元及电容，所述电阻单元包括至少一组补偿电阻，每一组补偿电阻包括串联连接的分别具有正、负温度补偿系数的电阻。

作为一种优选方案，所述电阻单元包括多组可选择的的补偿电阻。

本发明的实施例还提供一种电机装置，包括电机及如上任一项所述的电机驱动集成电路。

本发明的电机驱动集成电路使用0.15μm的半导体工艺制作，采用该工艺，系统时钟频率较高，能高达到80MHz，而且可以减小裸片的面积，成本较低。

附图说明

附图中：