[发明专利]集成电路测试装置有效
申请号: | 201711033633.2 | 申请日: | 2017-10-30 |
公开(公告)号: | CN109725245B | 公开(公告)日: | 2021-10-08 |
发明(设计)人: | 陈柏霖;郭俊仪;陈莹晏 | 申请(专利权)人: | 瑞昱半导体股份有限公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 李昕巍;章侃铱 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 测试 装置 | ||
1.一种集成电路测试装置,包含:
一芯片时脉控制器,用来依据一输入时脉产生一输出时脉,其中该输出时脉是被用来测试一受测电路,且该受测电路是包含于该集成电路测试装置中;以及
一时脉选择电路,用来依据多个时脉的其中之一产生该输入时脉,该多个时脉包含一芯片时脉与一稳定时脉,或者该多个时脉包含二个不同的芯片时脉;
一时脉观察电路,用来依据该输出时脉产生一除频时脉,该除频时脉被输出至一测试机台或者该除频时脉被取样后与一默认值进行比较,以判断该输出时脉的频率是否符合一频率设定。
2.如权利要求1所述的集成电路测试装置,其中该多个时脉包含该二个不同的芯片时脉,该时脉选择电路先选择该二个不同的芯片时脉的其中之一作为该输入时脉,并于该输出时脉所关联的一测试状态为异常后,选择该二个不同的芯片时脉的另一个作为该输入时脉。
3.如权利要求1所述的集成电路测试装置,其中该多个时脉包含该芯片时脉与该稳定时脉,该时脉选择电路先选择该芯片时脉作为该输入时脉,并于该输出时脉所关联的一测试状态为异常后,选择该稳定时脉作为该输入时脉。
4.如权利要求1所述的集成电路测试装置,其中该时脉选择电路包含:
一选择电路,用来选择该多个时脉的其中之一作为一选择时脉;以及
一除频电路,用来对该选择时脉进行除频以产生一除频时脉,
其中该时脉选择电路先输出该选择时脉作为该输入时脉,并于该输出时脉所关联的一测试状态为异常后,输出该除频时脉作为该输入时脉。
5.如权利要求1所述的集成电路测试装置,其中该稳定时脉是来自该测试机台。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711033633.2/1.html,转载请声明来源钻瓜专利网。