[发明专利]异步时钟域的发送电路和接收电路及其数字信号发送方法

说明书

电子系统包括第一时钟域的发送电路和第二时钟域的接收电路。当第一时钟域的时钟信号的相位超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的上升沿对数字输入信号重新定时。否则，当第一时钟域的时钟信号的相位不超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的下降沿对数字输入信号重新定时。接收电路从发送电路接收已重新定时的数字输入信号。本发明还提供了异步时钟域的发送电路和接收电路及其数字信号发送方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及异步时钟域的发送电路和接收电路及其数字信号发送方法。

背景技术

电子系统通常包括形成在多个芯片和/或管芯上的多个集成电路。通常，这些多个集成电路彼此不同步。因此，这些多个集成电路可以根据其自身的时钟信号(称为时钟域)操作。横穿多个集成电路的一个或多个电子信号在多个集成电路的各个时钟域之间穿越(traverse)。这种在时钟域之间穿越被称为时钟域交叉，或简称为时钟交叉。

发明内容

根据本发明的一方面，提供了一种发送电路，处于第一时钟域，所述发送电路包括：发送端边沿检测(TED)电路，被配置为：确定数字输入信号通过所述第一时钟域的时钟信号的上升沿还是下降沿重新定时，以及当所述数字输入信号通过所述第一时钟域的时钟信号的下降沿重新定时时，提供第一逻辑电平的时钟信号选择，或者当所述数字输入信号通过所述第一时钟域的时钟信号的上升沿重新定时时，提供第二逻辑电平的时钟信号选择；发送端跨域(TCD)电路，被配置为：当时钟信号选择处于所述第一逻辑电平时，根据所述第一时钟域的时钟信号的下降沿对所述数字输入信号重新定时，以及当时钟信号选择处于所述第二逻辑电平时，根据所述第一时钟域的时钟信号的上升沿对所述数字输入信号重新定时。

根据本发明的另一方面，提供了一种接收电路，处于第一时钟域，所述接收电路包括：接收端边沿检测(RED)电路，被配置为：从第一时钟域的发送电路接收数字输入信号，确定所述数字输入信号通过与所述数字输入信号相关联的时钟信号的上升沿还是下降沿重新定时，以及当所述数字输入信号通过与所述数字输入信号相关联的所述时钟信号的上升沿重新定时时，提供第一逻辑电平的时钟信号选择，或者当所述数字输入信号通过与所述数字输入信号相关联的所述时钟信号的下降沿重新定时时，提供第二逻辑电平的时钟信号选择；接收端跨域(RCD)电路，被配置为：当所述时钟信号选择处于所述第一逻辑电平时，根据与所述数字输入信号相关联的所述时钟信号的上升沿对所述数字输入信号进行重新定时，以及当所述时钟信号选择处于所述第二逻辑电平时，根据与所述数字输入信号相关联的所述时钟信号的下降沿对所述数字输入信号进行重新定时。