[发明专利]高速全连接计算的硬件实现装置与方法

权利要求书

1.一种高速全连接计算的硬件实现装置，包括：

权重存储模块，用于存储用于计算的权重数据，每次存储m组权重数据，直到所有输出通道的权重计算完成；

向量存储模块，用于存储n个输入向量数据；

输出寄存模块，用于实现计算结果的输出缓存；

核心计算模块，用于使得由所述权重存储模块输入的m组权重数据与由所述向量存储模块输入的n个输入向量数据进行相乘，各个相乘结果分别与之前的有效结果相加，并在乘加计算的结果上加上对应的偏置值，将最终计算结果输出到所述输出寄存模块。

2.根据权利要求1所述的装置，其中，针对所述权重存储模块中的权重数据存储、所述向量存储模块中的输入向量数据存储和所述核心计算模块中的中间计算结果存储采用乒乓缓存。

3.根据权利要求1所述的装置，其中，所述核心计算模块包括m*n个计算核，从而同时实现m组权重数据和n个输入向量的相乘运算。

4.根据权利要求1所述的装置，其中，m和n的取值是以下之一：

m=4，n=4；

m=8，n=4；或

m=4，n=8。

5.一种高速全连接计算的硬件实现方法，包括：

（1）加载m组权重数据到权重存储模块中存储；

（2）请求输入向量数据并将接收到的n个输入向量数据存储在向量存储模块；

（3）当所述权重存储模块和所述向量存储模块均有可进行计算的数据时，分别从上述两个模块读取m组权重数据和n个输入向量数据并送入核心计算模块；

（4）所述核心计算模块对分别接收到的权重数据和输入向量数据进行相乘运算，并将各个相乘结果与之前的有效结果相加，依次流水完成输入通道的数据乘加运算；

（5）将步骤（4）的乘加运算结果与对应的偏置数据相加，完成本次计算对应的输入通道的所有全连接运算，并将运算结果输出给输出寄存模块；

（6）所述输出寄存模块输出结果数据给目标接口；

（7）重复步骤（1）到（6），直到所有全连接运算完成。

6.根据权利要求5所述的方法，其中，针对所述权重存储模块中的权重数据存储、所述向量存储模块中的输入向量数据存储和所述核心计算模块中的中间计算结果存储采用乒乓缓存。

7.根据权利要求5所述的方法，其中，所述核心计算模块包括m*n个计算核，从而在步骤（4）同时实现m组权重数据和n个输入向量的相乘运算。

8.根据权利要求5所述的方法，其中，m和n的取值是以下之一：

m=4，n=4；

m=8，n=4；或

m=4，n=8。

9.一种计算机可读介质，用于记录可由处理器执行的指令，所述指令在被处理器执行时，使得处理器执行高速全连接计算的硬件实现方法，包括如下操作：

（1）加载m组权重数据到权重存储模块中存储；

（2）请求输入向量数据并将接收到的n个输入向量数据存储在向量存储模块；

（3）当所述权重存储模块和所述向量存储模块均有可进行计算的数据时，分别从上述两个模块读取m组权重数据和n个输入向量数据并送入核心计算模块；

（4）所述核心计算模块对分别接收到的权重数据和输入向量数据进行相乘运算，并将各个相乘结果与之前的有效结果相加，依次流水完成输入通道的数据乘加运算；

（5）将步骤（4）的乘加运算结果与对应的偏置数据相加，完成本次计算对应的输入通道的所有全连接运算，并将运算结果输出给输出寄存模块；

（6）所述输出寄存模块输出结果数据给目标接口；

（7）重复步骤（1）到（6），直到所有全连接运算完成。

10.根据权利要求9所述的计算机可读介质，其中，m和n的取值是以下之一：

m=4，n=4；

m=8，n=4；或

m=4，n=8。