[发明专利]一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法

说明书

技术领域

本发明涉及半导体器件的技术领域，更具体地，涉及一种高质量MOS界面的常关型GaN MOSFET结构及其制备方法。

背景技术

作为第三代半导体材料，GaN不仅具备较宽的禁带、较高的热导率和较高的临界击穿场强等优点，而且在其异质界面处形成的二维电子气具有较高的浓度和较大的饱和电子迁移速度。与Si材料相比，该类型的材料在制作高功率、高开关速度的电力电子器件方面具有更大的优势，应用前景广阔。

由于AlGaN/GaN异质结中的自发极化效应和压电极化效应产生了高浓度的2DEG，使得该类型的器件具有导通电阻低、电流密度高等特点，属于常开型器件。要实现该类型器件的常关，需要额外施加负栅压。但是，在电力电子及射频放大领域，常关型器件有着更加广泛的应用。用常关型器件组成的电路可以采用单电源进行供电，这一特点简化了电路，增加了电路的可靠性。

目前，实现GaN基器件常关的方法主要有两类。其一是级联法（cascode）,但是该方法的高温耐受特性受到了Si器件的制约，且器件较复杂，工艺成本较大；另一类是通过器件工艺或者外延生长调控异质结中的2DEG，从而实现器件的常关，其中包薄AlGaN势垒层法、凹槽刻蚀法等。但减薄的AlGaN势垒层明显地增大了接入区的电阻，凹槽刻蚀法在器件的栅极表面及接入区所引入的损伤，这些都会对器件的稳定性和可靠性都有明显的劣化。在GaN基MOS器件中，沟道附近的表面缺陷态、GaN界面与栅介质层处的界面态以及介质层内部的缺陷态，都有可能产生大量的陷阱，这些陷阱会产生泄露电流通道，造成器件在零栅偏压之下不能完全关断。当这些陷阱态被电子占据时，带电陷阱产生的库伦散射会导致栅极沟道的电子迁移率的降低，从而劣化器件的导通性能。当对栅极施加不同的开关偏压时，电子会被陷阱态释放或俘获，造成阈值电压的漂移。因此，制备高质量的MOS栅界面是解决器件可靠性问题的重要思路。

为了提高槽栅结构GaN器件的栅极界面质量，很多研究者应用选择区域外延（He Z, Li J, Wen Y, et al. Comparison of Two Types of Recessed-Gate Normally-Off AlGaN/GaN Heterostructure Field Effect Transistors[J]. Japanese Journal of Applied Physics, 2012, 51(5):4103.）。我们的前期工作发现,与相同条件下利用常规干法刻蚀制备的蓝宝石上GaN MOSFET相比，选择区域外延槽栅MOSFET的界面态出现了很大程度的降低，器件的性能大幅提高。

发明内容

本发明为克服上述现有技术所述的至少一种缺陷，提供一种高质量MOS界面的常关型GaN MOSFET结构及其制备方法，该方法工艺简单、稳定性高。应用该方法使得器件的界面质量提高之后，其C-V曲线的平带电压回滞窗口明显地降低。

本发明的技术方案是：本发明采用选择区域外延法制备上述器件，选择性生长接入能自然形成凹槽结构且栅极区域在图形化SiO₂掩膜的保护下可以有效地避免刻蚀工艺对槽栅下方GaN界面的损伤。此外，利用二次外延生长过程中的高温（本实施例中，生长非掺杂的GaN层温度为1075℃，异质结势垒层温度为1095℃）可使掩膜层与GaN的界面形成了一层致密介质层，有效地钝化了GaN材料表面悬挂键，且在后续工艺过程中减少了Ga-O键的进一步形成。这将会降低界面的散射率，提高2DEG的迁移率。

一种高质量MOS界面的常关型GaN MOSFET结构，其中，包括在衬底上一次外延生长一层GaN外延层基板，在GaN外延层基板上沉积一层掩膜材料并形成图形化的掩膜，利用二次外延生长非掺杂GaN外延层、异质结势垒层，去除图形化掩膜并自然形成凹槽，沉积一层栅绝缘介质层，该介质层覆盖在凹槽沟道、二次外延层的侧壁及表面之上，通过金属蒸镀形成源极和漏极以及栅极。

进一步的，所述的衬底的材料可以是SiC、蓝宝石或Si，但不限于此范围。

所述的GaN外延层基板包括应力缓冲层、GaN层，应力缓冲层可以是AlN、AlGaN、GaN 的任一种或组合，其厚度介于100 nm至10μm之间，GaN层可以是C或Fe掺杂形成的高阻层或非故意掺杂的外延层，其厚度介于100 nm至10μm之间。