[发明专利]N型半导体元器件的浅槽隔离结构的处理方法

说明书

本发明涉及一种N型半导体元器件的浅槽隔离结构的处理方法，包括：提供表面设有掩蔽层的衬底；刻蚀未被所述掩蔽层覆盖的所述衬底形成浅槽；在所述浅槽周围的衬底表面注入P型杂质；在所述衬底表面沉积一介电层，所述介电层填满所述浅槽；平坦化所述介电层，直至暴露出所述掩蔽层。上述N型半导体元器件的浅槽隔离结构的处理方法，通过在浅槽周围的衬底表面注入P型杂质的方法，能有效减少辐照环境下浅槽隔离结构的漏电流，从而提高CMOS集成电路辐照环境下的抗辐照能力。

技术领域

本发明涉及半导体集成领域，特别是涉及一种N型半导体元器件的浅槽隔离结构的处理方法。

背景技术

现有的标准CMOS集成电路制造技术制造的芯片，由于辐照环境下的CMOS集成电路会发生离子辐射问题，CMOS集成电路的浅槽隔离填充物会发生电离致电子空穴对生成，高能电子容易越过势垒跑掉而留下额外的正电荷，造成有源区表面反型，浅槽隔离漏电流增加，集成电路失效。目前市场上解决CMOS集成电路辐照环境下的离子辐射问题，主要是通过版图设计大量应用无有源区边缘器件设计的方法提高抗辐照能力，从而减少浅槽隔离漏电流。而利用工艺方法提高CMOS集成电路辐照环境下的抗辐照能力，从而减少浅槽隔离漏电流还比较少见。

发明内容

基于此，有必要提供一种利用工艺方法提高CMOS集成电路辐照环境下的抗辐照能力，从而减少浅槽隔离漏电流的N型半导体元器件的浅槽隔离结构的处理方法。

一种N型半导体元器件的浅槽隔离结构的处理方法，包括：

提供表面设有掩蔽层的衬底；

刻蚀未被所述掩蔽层覆盖的所述衬底形成浅槽；

在所述浅槽周围的衬底表面注入P型杂质；

在所述衬底表面沉积一介电层，所述介电层填满所述浅槽；

平坦化所述介电层，直至暴露出所述掩蔽层。

在其中一个实施例中，所述在所述浅槽周围的衬底表面注入P型杂质的步骤之前还包括：

通过光刻将不适合注入所述P型杂质的区域用注入阻挡结构进行遮盖，所述浅槽完整露出。

在其中一个实施例中，所述光刻使用的掩膜版是通过逻辑运算的方式将所述不适合注入所述P型杂质的区域划分出来，进而得到掩膜版的制图数据。

在其中一个实施例中，所述通过逻辑运算的方式将所述不适合注入所述P型杂质的区域划分出来的步骤，是通过对所述N型半导体元器件的N阱进行逻辑运算将所述不适合注入所述P型杂质的区域划分出来。

在其中一个实施例中，所述在所述浅槽周围的衬底表面注入P型杂质的步骤是采用垂直注入和倾斜注入相结合的方式进行注入。

在其中一个实施例中，所述倾斜注入偏离垂直方向的角度范围为(0°，30°)。

在其中一个实施例中，所述在所述衬底表面沉积一介电层，所述介电层填满所述浅槽的步骤之前还包括：

在所述杂质注入的浅槽表面覆盖一层氧化膜。

在其中一个实施例中，所述衬底为P型衬底，所述方法还包括在衬底上形成P阱的步骤和在所述P阱的上部形成N型源漏区域的步骤。

在其中一个实施例中，所述介电层为二氧化硅层。

在其中一个实施例中，所述二氧化硅层的厚度为

上述N型半导体元器件的浅槽隔离结构的处理方法，通过在浅槽周围的衬底表面注入P型杂质的方法，对于因辐照在邻近浅槽处感生负电荷的衬底，提高了界面反型的阈值电压，能有效减少辐照环境下浅槽隔离结构的漏电流，从而提高CMOS集成电路辐照环境下的抗辐照能力。

附图说明