[发明专利]一种用于神经网络处理器的方法

权利要求书

1.一种用于神经网络处理器的方法，包括：

1)确定所述神经网络处理器的电路构造；

2)增加所述电路构造中至少一条路径上的至少一个器件的延时，包括：

2-1)获得所述电路构造中多条路径的延时信息；

2-2)根据所述延时信息，计算所述多条路径中的每一个的建立时间的裕量；

2-3)选择建立时间的裕量最少的至少一条路径上的至少一个器件，增加所述器件的延时；

3)将测试用的数据集作为增加了延时后的所述电路构造的输入，并通过评估所述电路构造的工作状况来获得用于所述神经网络处理器的神经网络权重值。

2.根据权利要求1所述的方法，其中步骤2)包括：

获得所述电路构造中的一条或多条关键路径的延时信息；

增加所述一条或多条关键路径上的至少一个器件的延时。

3.根据权利要求1-2中任意一项所述的方法，其中步骤3)包括：

3-1)使得神经网络处理器采用前一次计算获得的神经网络权重值，根据输入的测试用的数据集进行正向传播的计算，其中，对于第一次迭代，采用初始的神经网络权重值；

3-2)将正向传播的计算的结果与期望的结果进行比对，获得错误率；

3-3)若所述错误率收敛或者达到最大迭代次数，则输出计算的神经网络权重值，否则执行反向传播的计算并重复步骤3-1)至步骤3-3)。

4.根据权利要求3所述的方法，其中所述错误率为针对所述测试用的数据集的均方根误差。

5.根据权利要求1-2中任意一项所述的方法，其中所述神经网络处理器的电路构造中包含具有纠错功能的电路。

6.根据权利要求5所述的方法，其中所述具有纠错功能的电路为ECC电路，所述ECC电路设置在与所述神经网络处理器的计算单元连接的存储单元中，用于根据来自所述计算单元的数据计算获得对应的ECC编码，以将数据与对应的ECC编码存入所述存储单元的存储器中，以及用于根据从所述存储单元的存储器中读出的ECC编码对对应的数据进行纠错。

7.根据权利要求1-2中任意一项所述的方法，其中步骤1)包括：

获得工业上已设计完成的神经网络处理器的电路构造，或者通过硬件描述语言编写以获得神经网络处理器的电路构造。

8.根据权利要求1或2所述的方法，其中，通过对所述电路构造进行静态时序分析来获得所述电路构造中的路径的延时信息。

9.一种神经网络处理器的设计系统，包括：

存储装置和处理器；

其中，所述存储装置用于存储计算机程序，所述计算机程序在被所述处理器执行时用于实现如权利要求1-8中任意一项所述的方法。