[发明专利]纳米线晶体管及其制备方法

说明书

本发明公开了一种纳米线晶体管及其制备方法，包括：在衬底形成相互堆叠的牺牲层和纳米线；形成伪栅，伪栅位于堆叠的牺牲层和纳米线上方；除去相邻伪栅之间的牺牲层与纳米线，以形成源/漏区域；形成隔离结构，隔离结构位于源/漏区域底部的衬底表面，以隔离源/漏区域和衬底；和在源/漏区域内形成源/漏极，源/漏极位于隔离结构上方，且与相邻的纳米线的侧面接触。隔离结构对源/漏极和衬底进行隔离，避免两者之间发生电流泄露的现象。同时，栅极结构与源/漏极之间存在内部侧墙，解决了源/漏极与栅极结构之间寄生电容过大的问题。

技术领域

本发明涉及半导体制造领域，特别涉及一种纳米线晶体管及其制备方法。

背景技术

一直以来，缩小晶体管尺寸、提高集成电路的集成度是半导体行业永恒追求的主题。从FinFET(鳍式晶体管)到NWFET(纳米线电晶体)，栅极的物理尺寸不断减小。在NWFET中，栅极厚度以及源/漏区宽度比较小，这有效地增强了栅极的调控功能。但是，自身尺寸的减小容易产生寄生电容，影响晶体管的性能。目前，为了解决这一问题，研究者提出了在栅极底部形成侧墙的技术方案，切断寄生晶体管电流的通路，改善了NWFET的直流特性。

但是，目前在现有技术中，NWFET纳米线晶体管源/漏极与衬底直接接触，两者之间没有进行有效的隔离。当纳米线晶体管工作时，纳米线晶体管源/漏极与衬底接触的地方容易发生漏电现象。

因此，现有技术亟需一种能实现衬底与纳米线晶体管源/漏极之间形成电学隔离，减少漏电的方法。

发明内容

本发明提供一种纳米线晶体管及其制备方法，实现了源/漏极与衬底之间的电学隔离，又减小了纳米线晶体管底部栅极与源/漏极之间过大的电容。

在本发明提供一种纳米线晶体管，包括：设置于衬底上的栅极结构；源/漏极，源/漏极位于栅极结构的两侧；纳米线，纳米线设置于栅极结构内部，纳米线的两侧面均与源/漏极接触；和隔离结构，隔离结构形成于衬底与源/漏极之间，以隔离衬底和源/漏极。

根据本发明的一个方面，纳米线个数为1个或多个，当纳米线为多个时，多个纳米线纵向间隔分布在栅极结构内部。

根据本发明的一个方面，隔离结构覆盖源/漏极下方的衬底，以使源/漏极不与衬底接触。

根据本发明的一个方面，隔离结构两侧面的最高点低于最底部纳米线的顶部表面。

根据本发明的一个方面，隔离结构两侧面的最高点不高于最底部纳米线的底部表面。

根据本发明的一个方面，隔离结构包括：侧壁隔离结构和底部隔离结构，其中，侧壁隔离结构位于隔离结构的两侧，底部隔离结构位于侧壁隔离结构之间，且与侧壁隔离结构相接触。

根据本发明的一个方面，隔离结构的两侧面分别为侧壁隔离结构的与底部隔离结构非接触的两个侧面。

根据本发明的一个方面，侧壁隔离结构为侧壁侧墙，底部隔离结构为底部侧墙

根据本发明的一个方面，侧壁隔离结构和底部隔离结构的材料相同，为SiO₂、SiN、SiON、SiOCN中的一种或多种。

根据本发明的一个方面，还包括：内部侧墙，内部侧墙位于源/漏极和与纳米线的底部表面相接触的栅极结构之间。

根据本发明的一个方面，栅极结构包括：栅极和覆盖栅极表面的栅介质层。

根据本发明的一个方面，还包括：保护结构，保护结构覆盖最顶部的纳米线的顶部表面。

根据本发明的一个方面，还包括：第一侧墙，第一侧墙覆盖保护结构上方的栅极结构的两侧壁；第一介电层，第一介电层覆盖源/漏极；第二介电层，第二介电层覆盖栅极结构、第一介电层和第一侧墙表面；和金属线，金属线贯穿第二介电层、并与栅极结构接触。